<strike id="4g6sa"></strike>
當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。
上傳時間： 2013-06-12
上傳用戶：mqien
當前，隨著電子技術的飛速發展，智能化系統中需要傳輸的數據量日益增大，要求數據傳送的速度也越來越快，傳統的數據傳輸方式已無法滿足目前的要求。在此前提下，采用高速數據傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。 本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐，設計DMA控制器的總體結構。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優先級管理模塊中提出了動態優先級端口響應機制；在傳輸模塊中采用狀態機的設計思想設計多個通道的數據傳輸。通過各模塊問題的解決及新方法的采用，最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩定。
上傳時間： 2013-05-16
上傳用戶：希醬大魔王
本文研究了基于Nios Ⅱ的FPGA-CPU調試技術。論文研究了NiosⅡ嵌入式軟核處理器的特性；實現了以Nios Ⅱ嵌入式處理器為核心的FPGA-CPU調試系統的軟、硬件設計；對兩種不同類型的FPGA-CPU進行了實際調試，對實驗數據進行了分析。 在硬件方面，為了控制和檢測FPGA-CPU，設計并實現了FPGA-CPU的控制電路、FPGA-CPU的內部通用寄存器組掃描電路、存儲器電路等；完成了各種外圍設備接口的設計；實現了調試系統的整體設計。 在軟件方面，設計了調試監控軟件，完成了對FPGA-CPU運行的控制和信號狀態的監測。這些信號包括地址和數據總線以及各種寄存器的數據等；實現了多種模式下的FPGA-CPU調試支持單時鐘調試、單步調試和軟件斷點多種調試模式。此外，設計了專用的編譯軟件，實現了基于不同指令系統的偽匯編程序編譯，提高了調試效率。 本文作者在實現了FPGA-CPU調試系統基礎上，對兩種指令系統不同、結構迥異的FPGA-CPU進行實際調試。調試結果表明，這種基于IP核的可復用設計技術，能夠在一個FPGA芯片內實現調試系統和FPGA-CPU的無縫連接，能夠有效地調試FPGA-CPU。
上傳時間： 2013-08-04
上傳用戶：zhch602
一種流水線CPU的verilog源代碼，里面有各個模塊的源代碼，希望對大家有幫助
上傳時間： 2013-07-14
上傳用戶：xymbian
本文介紹了一個基于CPLD／FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發展趨勢的基礎上，探討了知識產權復用理念，MCU的復雜化設計以及數字信號傳輸與處理的速度要求。結合國內外對CPLD／FPGA的使用現狀，引出了在CPLD／FPGA上開發嵌入式模塊程序的理念并提出了設計實現方法和設計實例。課題的設計目標為開發一個基于CPLD／FPGA的USBIP模塊，實現開發板與PC機之間的USB通信。設計過程首先進行硬件設計，在FPGA開發板上開發擴展板；其次用ISE開發軟件進行FPGA數字化設計；在軟件開發完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發板上，實現FPGA開發板與PC機之間的通信。 該設計具有很高的實用性，它進一步擴大了可編程芯片的領地，將復雜專有芯片擠向高端和超復雜應用；它使得IP資源復用理念得到更普遍的應用；為基于FPGA的嵌入式系統設計提供了廣闊的思路。
上傳時間： 2013-07-05
上傳用戶：隱界最新
本文探索了自主系統CPU設計方法和經驗，同時對80C51產品進行了必要的改進。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關EDA軟件平臺的支持下進行基于FPGA的8051芯片的設計。在已公開的8051源代碼的基礎上，對其中的程序存儲器、指令存儲器做了較大幅度的修改，增加了定時器、串行收發器的軟件編寫，VerilogHDL語句共6000余行(見附錄光盤)。在設計中筆者特別的注意了源代碼中組合邏輯循環的去除，時序設計中合理確定建立時間和保持時間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發器的下載實驗驗證了該模塊頻率的提高。對設計高頻CPU提供了有益的借鑒。本文利用Modelsim進行了功能仿真和后仿真，利用Synplify進行了綜合，仿真和綜合結果達到了設計的預期要求，并為下載和組成系統作了準備工作(設計了外圍電路的PCB板圖)。
上傳時間： 2013-06-28
上傳用戶：梧桐
軟件無線電是二十世紀九十年代提出的一種實現無線通信的體系結構，被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是：構造一個開放性、標準化、模塊化的通用硬件平臺，并使寬帶模數和數模轉換器盡可能靠近天線，從而將各種功能，如工作頻段、調制解調類型、數據格式、加密模式、通信協議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式，綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統中的重要部分，集中體現了軟件無線電最顯著的優點——靈活性。目前這一部分的技術實現手段多種多樣。隨著近幾年來芯片制造工藝的飛速發展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力，成為實現軟件無線電技術的重要手段。 本論文調制解調系統的設計，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統級開發工具進行集成化設計。在實現系統仿真和FPGA整體規劃后，著重分析用VHDL實現其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時，在設計中成功地調用了Xilinx公司的IP核，實現了設計復用。由于FPGA內部邏輯可以根據需要進行重構，因而硬件的調試和升級變得很容易，而內嵌CPU使信號處理過程可以用軟件進行控制，充分體現了軟件無線電的靈活性。 通過本論文的研究，初步驗證了在FPGA內實現數字調制解調過程及控制的技術可行性和應用的靈活性，并對將來的擴展問題進行了研究和討論，為實現完整的軟件無線電系統奠定了基礎。
上傳時間： 2013-06-10
上傳用戶：xhz1993
The uIP Embedded TCP/IP Stack The uIP 1.0 Reference Manual
上傳時間： 2013-06-21
上傳用戶：cazjing
針對傳統儀表具有的硬件資源不足、速度慢等功能缺陷，提出了一種基于單片機的CPU設計方案，即擴展CPU,直接從主CPU對應的數據顯示LO口上獲取數據，這種獲取數據的雙CPU設計方案中主從CPU之間在功能
上傳時間： 2013-08-01
上傳用戶：李彥東
sd卡-mmc卡-CPU說明資料:sd卡-mmc卡-CPU說明資料SD Memory Card (Secure Digital Memory Card) is a memory card that i
上傳時間： 2013-07-28
上傳用戶：tfyt
<strike id="aw44u"></strike>
