精品无人码麻豆乱码1区2区,欧美国产精品v,亚洲国产精品一区二区尤物区

cyclone

基于FPGA的多功能電子測量系統(tǒng)的研究與實(shí)現(xiàn).rar

隨著計算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號處理的示波器、信號發(fā)生器、邏輯分析儀和頻譜分析儀等測量儀器已經(jīng)應(yīng)用到各個領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價格阻礙了它們的普遍使用。本文針對電子測量儀器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)現(xiàn)數(shù)字信號處理的優(yōu)勢，研究一種基于FPGA的輔助性獨(dú)立電予測量儀器的軟件系統(tǒng)。這種儀器可以作為數(shù)模混合電路測試和驗(yàn)證的工具，用來觀察模擬信號波形、數(shù)字信號時序波形、模擬信號的幅度頻譜，也可以用來產(chǎn)生DDS信號。在硬件選擇上，使用具有Altera公司cycloneⅡ器件的平臺來實(shí)現(xiàn)單片DSP系統(tǒng)，這種芯片成本低廉、工作速度快、技術(shù)兼容性好；在軟件設(shè)計上，采用基于FPGA的可編程數(shù)字邏輯設(shè)計方法，這種方法具有開發(fā)難度小、功能擴(kuò)展簡單等優(yōu)點(diǎn)。設(shè)計中采用的關(guān)鍵技術(shù)包括：基于FPGA和IP Core的Verilog HDL設(shè)計、數(shù)據(jù)采集、數(shù)據(jù)存儲、數(shù)據(jù)處理以及數(shù)據(jù)波形的實(shí)時顯示。對這些技術(shù)的研究探討不僅有理論研究價值，在科學(xué)實(shí)驗(yàn)和產(chǎn)品設(shè)計中同樣具有重要的實(shí)用價值。系統(tǒng)的設(shè)計以低資源、高性能為目標(biāo)，設(shè)計中采用了科學(xué)的模塊劃分、設(shè)計與集成的方法，在保持原四種信號處理功能不變的前提下，盡量多的節(jié)約各種FPGA資源，為實(shí)現(xiàn)低成本的輔助電子測量儀器提供了可能。

標(biāo)簽： FPGA 多功能電子測量系統(tǒng)

上傳時間： 2013-06-05

上傳用戶：love_stanford
基于FPGA和DSP的實(shí)時圖像處理系統(tǒng)設(shè)計.rar

數(shù)字信息時代帶來了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲與傳輸將無法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。本文基于大規(guī)模現(xiàn)場可編程邏輯陣列(FPGA)和高速數(shù)字信號處理器(DSP)協(xié)同作業(yè)，來完成實(shí)時圖像處理的系統(tǒng)設(shè)計。出于對系統(tǒng)設(shè)計上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲功能于一體，其中DSP為主處理器負(fù)責(zé)圖像處理，F(xiàn)PGA為協(xié)處理器負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點(diǎn)，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲空間等分兩塊，利用乒乓技術(shù)完成對高速實(shí)時的圖像數(shù)據(jù)緩沖。該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作，分別由FPGA和DSP承擔(dān)。充分考慮到它們自身的優(yōu)缺點(diǎn)，在滿足系統(tǒng)實(shí)時性要求的同時，結(jié)構(gòu)靈活，便于以后的擴(kuò)展與升級。結(jié)果表明，在TMS320VC5502實(shí)現(xiàn)了對采集圖像的JPEG壓縮，效果良好且滿足了實(shí)時性的要求，因此系統(tǒng)的功能得到了總體上的驗(yàn)證。關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG

標(biāo)簽： FPGA DSP 實(shí)時圖像

上傳時間： 2013-06-11

上傳用戶：hjshhyy
基于FPGA的模糊PID控制算法的研究及實(shí)現(xiàn).rar

PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。同時隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時節(jié)省了外圍的電路，使算法模塊的集成度大大提高。本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題，對模糊PID算法進(jìn)行了深入的分析和研究。通過對汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計運(yùn)行參數(shù)，利用Matlab仿真軟件，對該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的cycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計輸入和VHDL設(shè)計輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時分別對實(shí)現(xiàn)的各個功能模塊和整個算法模塊進(jìn)行了功能時序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計實(shí)現(xiàn)了的模糊PID控制功能。該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計開發(fā)成本。

標(biāo)簽： FPGA PID 模糊

上傳時間： 2013-07-21

上傳用戶：thinode
FIR數(shù)字濾波器的FPGA最佳實(shí)現(xiàn)方法研究.rar

在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號處理領(lǐng)域，對信號處理的穩(wěn)定性、實(shí)時性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時性和靈活性，為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法，本文對這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討，并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下： 1、對FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究，其中著重對并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個改進(jìn)的實(shí)現(xiàn)方法：基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個可以濾除音頻信號中高頻噪聲的音頻FIR數(shù)字低通濾波器。

標(biāo)簽： FPGA FIR 數(shù)字濾波器

上傳時間： 2013-06-07

上傳用戶：zhangyi99104144
基于FPGA的烤煙自動控制系統(tǒng)的研究與設(shè)計.rar

煙葉烘烤是煙葉生產(chǎn)中一個非常重要的環(huán)節(jié)，為保證煙葉烘烤的質(zhì)量，需要有效的控制溫度和濕度讓其按照“三段式”工藝曲線進(jìn)行變化。本文通過對三段式工藝的分析，構(gòu)建了以FPGA為控制核心，采用數(shù)字式溫濕度傳感器進(jìn)行溫濕度測量的烤煙自動控制系統(tǒng)。整個系統(tǒng)的實(shí)現(xiàn)是基于cycloneⅡ系列的FPGA器件EP2C8Q208C8進(jìn)行的。同時對系統(tǒng)的配置電路、驅(qū)動電路、顯示控制電路、語音提示和溫濕度測量電路進(jìn)行了設(shè)計，并給出了各個模塊的電路原理圖。由于溫濕度測量是系統(tǒng)設(shè)計實(shí)現(xiàn)的重要部分，所以本文重點(diǎn)討論了溫度傳感器DS18820和濕度傳感器HS1101的性能特點(diǎn)、工作原理、處理次序和設(shè)計流程。針對煙葉烘烤過程中烤房溫濕度的測量和控制中，存在的強(qiáng)時變、大時滯、非線性的問題，采用了模糊控制算法進(jìn)行控制，并給出了模糊控制器設(shè)計的方法。另外，為方便用戶調(diào)用煙葉烘烤中經(jīng)驗(yàn)曲線，提出了使用EEPROM對烘烤經(jīng)驗(yàn)曲線參數(shù)進(jìn)行處理。而且討論了如何通過I2C總線與EEPROM進(jìn)行讀寫操作進(jìn)而實(shí)現(xiàn)參數(shù)的保存和讀取。系統(tǒng)的測試結(jié)果表明烤煙自動控制系統(tǒng)基本上達(dá)到了實(shí)際的要求，具有一定的先進(jìn)性。

標(biāo)簽： FPGA 自動控制系統(tǒng)

上傳時間： 2013-04-24

上傳用戶：也一樣請求
基于FPGA的無線傳感器網(wǎng)絡(luò)MAC層控制器的設(shè)計與實(shí)現(xiàn).rar

無線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點(diǎn)組成，這些節(jié)點(diǎn)部署在監(jiān)測區(qū)域內(nèi)通過無線通信方式，形成的一個多跳自組織的網(wǎng)絡(luò)。整個網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測對象的信息，并發(fā)送給觀察者，可廣泛應(yīng)用于環(huán)境監(jiān)測、醫(yī)療護(hù)理、軍事、商業(yè)等多個領(lǐng)域。媒體訪問控制（Medium Access Control，MAC）協(xié)議處于無線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點(diǎn)間公平有效地共享通信媒介，對傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡(luò)不同，提高能量效率和可擴(kuò)展性是無線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計的主要目標(biāo)。本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實(shí)現(xiàn)。首先介紹了無線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計要求以及已有的MAC層協(xié)議，討論了無線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細(xì)介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過NS2平臺對MAC層協(xié)議進(jìn)行了仿真，研究不同網(wǎng)絡(luò)負(fù)荷下信道訪問機(jī)制的各個參數(shù)對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認(rèn)幀機(jī)制。本文對MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗(yàn)等提出了基于FPGA的硬件解決方法。設(shè)計選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進(jìn)行時序仿真驗(yàn)證，最終下載到自主設(shè)計Altera公司的cyclone開發(fā)板中。對設(shè)計的驗(yàn)證采取的是由里及外的方式，先對系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，然后下載到與CC2430開發(fā)板相連接的FPGA中對設(shè)計進(jìn)行驗(yàn)證測試。驗(yàn)證流程是功能仿真、時序仿真和板級調(diào)試，最終通過測試，驗(yàn)證了該設(shè)計的功能。測試結(jié)果表明，該模塊能滿足無線傳感器網(wǎng)絡(luò)低速率應(yīng)用環(huán)境的需要，具有優(yōu)良的擴(kuò)展性能，達(dá)到了預(yù)期的設(shè)計目標(biāo)。

標(biāo)簽： FPGA MAC 無線傳感器網(wǎng)絡(luò)

上傳時間： 2013-06-14

上傳用戶：竺羽翎2222
基于FPGA語音識別系統(tǒng)設(shè)計與實(shí)現(xiàn).rar

近年來，語音識別研究大部分集中在算法設(shè)計和改進(jìn)等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實(shí)現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進(jìn)行研究的基礎(chǔ)上，重點(diǎn)探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實(shí)現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點(diǎn)是實(shí)現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實(shí)現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護(hù)性。此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運(yùn)算，在設(shè)計中作者充分利用了cyclone II芯片的豐富的硬件乘法器，實(shí)現(xiàn)了語音信號的端點(diǎn)檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。本論文主要包含了以下幾個方面：（1）結(jié)合ALTERA cyclone II芯片的特點(diǎn)，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計，在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件的選擇和設(shè)計。（2）自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進(jìn)行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。（3）完成高速定點(diǎn)256點(diǎn)的FFT模塊的設(shè)計，此模塊是系統(tǒng)成敗的關(guān)鍵，實(shí)現(xiàn)高速實(shí)時的運(yùn)算。（4）結(jié)合SOPC的特性，設(shè)計了人機(jī)友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。（5）進(jìn)行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實(shí)現(xiàn)實(shí)時處理的目的，具有一定的市場潛在價值。

標(biāo)簽： FPGA 語音識別系統(tǒng)設(shè)計

上傳時間： 2013-05-23

上傳用戶：ABCD_ABCD
基于FPGA的液晶控制器的設(shè)計與實(shí)現(xiàn).rar

隨著以計算機(jī)技術(shù)為核心的信息技術(shù)的迅速發(fā)展以及信息的爆炸式增長，人類獲得的視覺信息很大一部分是從各種各樣的電子顯示器件上獲得的。這對顯示器件的要求也越來越高。在這些因素的驅(qū)動下，顯示技術(shù)也取得了飛速的發(fā)展。使用FPGA/CPLD設(shè)計的液晶控制器具有很高的靈活性，可以根據(jù)不同的液晶類型、尺寸、使用場合，特別是不同的工業(yè)產(chǎn)品，做一些特殊的設(shè)計，以最小的代價滿足系統(tǒng)的要求。而且可以解決通用的液晶顯示控制器本身固有的一些缺點(diǎn)。本文設(shè)計了一個采用FPGA設(shè)計的液晶顯示控制器，主要解決以下內(nèi)容：采用cyclone芯片設(shè)計的液晶控制器；采用硬件描述語言進(jìn)行的液晶顯示控制器設(shè)計，重點(diǎn)介紹了如何通過特殊設(shè)計控制器與CPU協(xié)調(diào)的工作，驅(qū)動系統(tǒng)所需時序信號的產(chǎn)生，STN液晶彩色屏灰度顯示的時間抖動算法和幀率控制原理及實(shí)現(xiàn)，顯示數(shù)據(jù)的緩沖、轉(zhuǎn)化方法，使用FPGA設(shè)計的用于本系統(tǒng)的特殊SDRAM控制器，以及液晶控制器通過該SDRAM控制器進(jìn)行顯示緩沖器的管理，還有很重要的一點(diǎn)是各個模塊之間的同步處理。這款液晶控制器在實(shí)際中的使用效果證明了本課題介紹的液晶控制器方案是一個非常可行的，具有廣泛的通用性。關(guān)鍵詞：液晶控制器、SDRAM控制器、時序信號發(fā)生器、灰度顯示、時間抖動算法

標(biāo)簽： FPGA 液晶控制器

上傳時間： 2013-04-24

上傳用戶：ryanxue
基于FPGA的LED視頻顯示控制系統(tǒng)的設(shè)計.rar

LED顯示屏是LED點(diǎn)陣模塊或者像素單元組成的平面顯示屏幕。自從誕生以來，以其亮度高、視角廣、壽命長、性價比高的特點(diǎn)，在交通、廣告、新聞發(fā)布、體育比賽、電子景觀等領(lǐng)域得到了廣泛應(yīng)用。 LED顯示屏控制器作為控制LED屏顯示圖像、數(shù)據(jù)的關(guān)鍵，是整個LED視頻顯示系統(tǒng)的核心。本文研究的是對全彩色同步LED屏的控制，控制LED屏同步顯示在上位機(jī)顯示系統(tǒng)中某固定位置處的圖像。根據(jù)已有的LED顯示屏及其驅(qū)動器的特點(diǎn)，提出了一種可行的方案并進(jìn)行了設(shè)計。系統(tǒng)主要分為兩個部分：視頻信號的獲取，視頻信號的處理。經(jīng)過分析比較，決定從顯卡的DVI接口獲得視頻源，視頻源經(jīng)過DVI解碼芯片TFP401A的解碼后，可以獲得圖像的數(shù)字信息，這些信息包括紅、綠、藍(lán)三基色的數(shù)據(jù)以及行同步、場同步、使能等控制信號。這些信號將在視頻信號處理模塊中被使用。信號處理模塊在接收視頻信號源后，對數(shù)據(jù)進(jìn)行處理，最后輸出數(shù)據(jù)給驅(qū)動電路。在信號處理模塊中，采用了可編程邏輯器件FPGA來完成。可編程邏輯器件具有高集成度、高速度、高可靠性、在線可編程（ISP）等特點(diǎn)，所以特別適合于本設(shè)計。利用FPGA的可編程性，在FPGA內(nèi)部劃分了各個小模塊，各小模塊中通過少量的信號進(jìn)行聯(lián)系，這樣就將比較大的系統(tǒng)轉(zhuǎn)化成許多小的系統(tǒng)，使得設(shè)計更加簡單，容易驗(yàn)證。本文分析了驅(qū)動電路所需要的數(shù)據(jù)的特點(diǎn)，全彩色灰度級的實(shí)現(xiàn)方式，決定把系統(tǒng)劃分為視頻源截取、RGB格式轉(zhuǎn)化、位平面分離、讀SRAM地址發(fā)生器、寫SRAM地址發(fā)生器、讀寫SRAM選擇控制器、灰度實(shí)現(xiàn)等模塊。最后利用示波器和SignalTap II邏輯分析儀等工具，對系統(tǒng)進(jìn)行了聯(lián)合調(diào)試。改進(jìn)了時序、優(yōu)化了布局布線，使得系統(tǒng)性能得到了良好的改善。在分析了所需要的資源的基礎(chǔ)上，課題決定采用Altera的cyclone EP1C12 FPGA設(shè)計視頻信號處理模塊，在Quartus II和modelsim平臺下，用Verilog HDL語言開發(fā)。

標(biāo)簽： FPGA LED 視頻顯示

上傳時間： 2013-05-19

上傳用戶：玉簫飛燕
基于FPGA的對象存儲控制器原型的硬件設(shè)計與實(shí)現(xiàn).rar

本文對基于FPGA的對象存儲控制器原型的硬件設(shè)計進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對象存儲控制器的硬件設(shè)計，使其高效完成對象級接口的智能化管理和復(fù)雜存儲協(xié)議的解析，對對象存儲系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場可編程門陣列)上實(shí)現(xiàn)的對象存儲控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點(diǎn)。 ⑵采用cyclone II器件實(shí)現(xiàn)的對象存儲控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計實(shí)現(xiàn)PCB(印制電路板)時，從疊層設(shè)計、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進(jìn)行了信號完整性分析及仿真。針對各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設(shè)計方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對象存儲設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術(shù)附件)等網(wǎng)絡(luò)存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計工作的交付文件。

標(biāo)簽： FPGA 對象存儲原型

上傳時間： 2013-04-24

上傳用戶：lijinchuan

<li id="6q2cu"></li>