采用dDS 技術(shù)實(shí)現(xiàn)了基于DSP 的模擬調(diào)制實(shí)驗(yàn)?zāi)K。包括系統(tǒng)的硬件和軟件設(shè)計(jì),模擬調(diào)制原理,DSP實(shí)現(xiàn)模擬調(diào)制的方法,同時(shí)采用單象限正弦波形存儲(chǔ)器結(jié)構(gòu)對dDS 模塊進(jìn)行了改進(jìn),提高調(diào)制器的性能。
標(biāo)簽： dDS DSP 模擬 調(diào)制
上傳時(shí)間： 2013-11-29
上傳用戶：jeffery
dDS算法的fpga實(shí)現(xiàn) altera 根據(jù)不同設(shè)置，輸出不同頻率的信號源
標(biāo)簽： altera fpga dDS 算法
上傳時(shí)間： 2014-01-20
上傳用戶：bruce5996
基于FPGA的頻率相位可調(diào)dDS信號發(fā)生器
標(biāo)簽： FPGA dDS 頻率 相位
上傳時(shí)間： 2017-06-09
上傳用戶：stvnash
關(guān)于FPGA中dDS核參數(shù)設(shè)置的資料，英文版的XILINX資料
標(biāo)簽： FPGA dDS 參數(shù)
上傳時(shí)間： 2013-12-19
上傳用戶：金宜
AD9851驅(qū)動(dòng)！基于51單片機(jī)的簡易dDS
標(biāo)簽： 9851 dDS AD 51單片機(jī)
上傳時(shí)間： 2014-06-09
上傳用戶：wendy15
自己使用VHDL語言編寫的24位寄存器.主要用于dDS中
標(biāo)簽： VHDL dDS 24位 語言
上傳時(shí)間： 2013-12-27
上傳用戶：ynwbosss
自己使用AHDL語言編寫的24位累加器.主要使用于dDS
標(biāo)簽： AHDL dDS 24位 語言
上傳時(shí)間： 2017-06-16
上傳用戶：zhouli
一個(gè)可用的很不錯(cuò)的dDS 頻率合成程序，用VHDL語言編寫
標(biāo)簽： dDS 頻率合成 程序
上傳時(shí)間： 2013-12-21
上傳用戶：xinzhch
基于FPGA的dDS算法的實(shí)現(xiàn)，已經(jīng)通過FPGA的后端仿真實(shí)現(xiàn)
標(biāo)簽： FPGA dDS 算法
上傳時(shí)間： 2017-06-26
上傳用戶：cc1915
Quartus中實(shí)現(xiàn)的dDS 使用的是altera提供的IP core
標(biāo)簽： Quartus altera core dDS
上傳時(shí)間： 2017-06-27
上傳用戶：Breathe0125
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
