相 關(guān) 資 源

• 基于FPGA的頻率相位可調(diào)DDS信號發(fā)生器免費下載

  資源簡介：基于FPGA的頻率相位可調(diào)DDS信號發(fā)生器

  標簽： FPGA DDS 頻率 相位

  上傳時間： 2017-06-09

  上傳用戶：stvnash

• 這是一個基于FPGA的頻率計和相位計的設(shè)計方案免費下載

  資源簡介：這是一個基于FPGA的頻率計和相位計的設(shè)計方案

  標簽： FPGA 頻率計 相位計 設(shè)計方案

  上傳時間： 2015-11-12

  上傳用戶：TRIFCT

• 基于FPGA的邏輯分析儀可顯示八路波形免費下載

  資源簡介：基于FPGA的邏輯分析儀可顯示八路波形，實時分析八路波形

  標簽： FPGA 邏輯分析儀 波形

  上傳時間： 2015-04-14

  上傳用戶：jcljkh

• 基于FPGA的雙路可移相任意波形發(fā)生器 Altera中國大學生電子設(shè)計文章競賽獲獎作品刊登免費下載

  資源簡介：基于FPGA的雙路可移相任意波形發(fā)生器 Altera中國大學生電子設(shè)計文章競賽獲獎作品刊登

  標簽： Altera FPGA 移相 任意波形發(fā)生器

  上傳時間： 2013-12-24

  上傳用戶：xjz632

• 基于FPGA的頻率計模塊設(shè)計免費下載

  資源簡介：基于FPGA的頻率計模塊設(shè)計，帶quartus下的圖形文件

  標簽： FPGA 頻率計 模塊設(shè)計

  上傳時間： 2017-04-22

  上傳用戶：xcy122677

• 基于LM2596的正負輸出可調(diào)電源用于調(diào)試模擬量采集系統(tǒng)原理圖+PCB免費下載

  資源簡介：基于LM2596的正負輸出可調(diào)電源用于調(diào)試模擬量采集系統(tǒng)原理圖+PCB

  標簽： lm2596 模擬量采集系統(tǒng) 原理圖 pcb

  上傳時間： 2022-07-24

  上傳用戶：

• 基于FPGA的VHDL編程實現(xiàn)各種音頻信號免費下載

  資源簡介：基于FPGA的VHDL編程實現(xiàn)各種音頻信號，采用的是周立功公司的fusion_startkit開發(fā)板。

  標簽： FPGA VHDL 編程實現(xiàn) 音頻信號

  上傳時間： 2013-08-08

  上傳用戶：皇族傳媒

• 基于FPGA的VHDL編程實現(xiàn)各種音頻信號免費下載

  資源簡介：基于FPGA的VHDL編程實現(xiàn)各種音頻信號，采用的是周立功公司的fusion_startkit開發(fā)板。

  標簽： FPGA VHDL 編程實現(xiàn) 音頻信號

  上傳時間： 2016-10-15

  上傳用戶：aix008

• 基于FPGA的DDC設(shè)計及仿真免費下載

  資源簡介：??? 在軟件無線電數(shù)字接收機中，從AD前端采集過來的數(shù)字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計基于FPGA的DDC，以降低數(shù)字信號頻率，方便后端DSP實時完成相關(guān)的數(shù)字信號處理任務(wù)就顯得尤為重要。...

  標簽： FPGA DDC 仿真

  上傳時間： 2014-12-28

  上傳用戶：432234

• 基于FPGA的DDC設(shè)計及仿真免費下載

  資源簡介：??? 在軟件無線電數(shù)字接收機中，從AD前端采集過來的數(shù)字信號頻率高達72 MHz，如此高的頻率使得后端DSP不能直接完成相關(guān)的數(shù)字信號處理任務(wù)。因此合理的設(shè)計基于FPGA的DDC，以降低數(shù)字信號頻率，方便后端DSP實時完成相關(guān)的數(shù)字信號處理任務(wù)就顯得尤為重要。...

  標簽： FPGA DDC 仿真

  上傳時間： 2013-11-20

  上傳用戶：520

• 基于FPGA的DDS雜散分析及抑制方法免費下載

  資源簡介：首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點，其中重點分析了幅度量化雜散產(chǎn)生的誤差及其原因，最后針對DDS原理上存在的...

  標簽： FPGA DDS 雜散分析

  上傳時間： 2013-10-09

  上傳用戶：ssj927211

• 實現(xiàn)了基于FPGA的DDS信號源設(shè)計免費下載

  資源簡介：實現(xiàn)了基于FPGA的DDS信號源設(shè)計，能同時兩路輸出，輸出波形包括正弦波、三角波、方波和鋸齒波，且其頻率和相位均可調(diào)，還能計算兩路輸出信號的相位差。

  標簽： FPGA DDS

  上傳時間： 2022-04-21

  上傳用戶：

• 基于FPGA的頻率特性測試儀的研制免費下載

  資源簡介：頻率特性測試儀(簡稱掃頻儀)是一種測試電路頻率特性的儀器，它廣泛應用于無線電、電視、雷達及通信等領(lǐng)域，為分析和改善電路的性能提供了便利的手段。而傳統(tǒng)的掃頻儀由多個模塊構(gòu)成，電路復雜，體積龐大，而且在高頻測量中，大量的分立元件易受溫度變化和電磁...

  標簽： FPGA 頻率特性 測試 儀的研制

  上傳時間： 2013-06-08

  上傳用戶：xiangwuy

• 基于FPGA的DDS雜散分析及抑制方法免費下載

  資源簡介：首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點，其中重點分析了幅度量化雜散產(chǎn)生的誤差及其原因，最后針對DDS原理上存在的...

  標簽： FPGA DDS 雜散分析

  上傳時間： 2013-11-21

  上傳用戶：himbly

• 基于FPGA的DDS正弦信號發(fā)生器,信號失真小免費下載

  資源簡介：基于FPGA的DDS正弦信號發(fā)生器,信號失真小，頻率穩(wěn)定，可調(diào)

  標簽： FPGA DDS 正弦信號發(fā)生器 信號失真

  上傳時間： 2013-12-22

  上傳用戶：saharawalker

• 基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng).rar免費下載

  資源簡介：現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和...

  標簽： FPGA FIR 參數(shù)

  上傳時間： 2013-07-26

  上傳用戶：KSLYZ

• 基于FPGA的變頻調(diào)速控制系統(tǒng)設(shè)計與實現(xiàn).rar免費下載

  資源簡介：如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(Field Programmable Gate Arrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢，又具有全集成化...

  標簽： FPGA 變頻調(diào)速控制 系統(tǒng)設(shè)計

  上傳時間： 2013-07-05

  上傳用戶：duoshen1989

• 基于FPGA的數(shù)字化通用PWM控制器設(shè)計免費下載

  資源簡介：如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢，又具有全集成化、...

  標簽： FPGA PWM 數(shù)字化 制器設(shè)計

  上傳時間： 2013-06-22

  上傳用戶：yph853211

• 基于FPGA的數(shù)字化通用PWM控制器設(shè)計免費下載

  資源簡介：如今電力電子電路的控制旨在實現(xiàn)高頻開關(guān)的計算機控制，并向著更高頻率、更低損耗和全數(shù)字化的方向發(fā)展。現(xiàn)場可編程門陣列器件(FieldProgrammableGateArrays)是近年來嶄露頭角的一類新型集成電路，它具有簡潔、經(jīng)濟、高速度、低功耗等優(yōu)勢，又具有全集成化、...

  標簽： FPGA PWM 數(shù)字化 制器設(shè)計

  上傳時間： 2013-07-10

  上傳用戶：x4587

• 基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計免費下載

  資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

  標簽： FPGA VHDL 數(shù)字頻率計 硬件描述語言

  上傳時間： 2013-08-06

  上傳用戶：taozhihua1314

• 基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)免費下載

  資源簡介：基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。 DDS（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。

  標簽： FPGA DDS 信號發(fā)生器

  上傳時間： 2013-08-13

  上傳用戶：zl5712176

• 基于FPGA的DDS IP核設(shè)計方案免費下載

  資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...

  標簽： FPGA DDS IP核 設(shè)計方案

  上傳時間： 2013-11-06

  上傳用戶：songkun

• 基于FPGA的直接數(shù)字頻率合成器（DDS）設(shè)計 （源程序）免費下載

  資源簡介：基于FPGA的直接數(shù)字頻率合成器（DDS）設(shè)計 （源程序）

  標簽： FPGA DDS 數(shù)字頻率合成器 源程序

  上傳時間： 2014-07-21

  上傳用戶：ainimao

• 基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。DDS（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便免費下載

  資源簡介：基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。DDS（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。

  標簽： DDS FPGA 信號發(fā)生器 數(shù)字

  上傳時間： 2017-02-06

  上傳用戶：caiiicc

• 基于MCS-51單片機調(diào)頻調(diào)相信號發(fā)生器 功能:A路能產(chǎn)生2~200HZ/分鐘頻率可調(diào) @ B路能產(chǎn)生同A路相位滯后0~180讀可調(diào) @ 可以鍵盤設(shè)定頻率和相位 @ 可免費下載

  資源簡介：基于MCS-51單片機調(diào)頻調(diào)相信號發(fā)生器 功能:A路能產(chǎn)生2~200HZ/分鐘頻率可調(diào) @ B路能產(chǎn)生同A路相位滯后0~180讀可調(diào) @ 可以鍵盤設(shè)定頻率和相位 @ 可以顯示頻率和相位

  標簽： MCS 200 180 51

  上傳時間： 2017-05-14

  上傳用戶：jeffery

• 基于FPGA 的直接數(shù)字頻率合成信號發(fā)生器(DDS)設(shè)計免費下載

  資源簡介：基于FPGA 的直接數(shù)字頻率合成信號發(fā)生器(DDS)設(shè)計

  標簽： FPGA DDS 數(shù)字頻率合成 信號發(fā)生器

  上傳時間： 2017-09-14

  上傳用戶：拔絲土豆

• 基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序免費下載

  資源簡介：基于FPGA的數(shù)字頻率計的設(shè)計11利用VHDL 硬件描述語言設(shè)計,并在EDA(電子設(shè)計自動化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實現(xiàn)數(shù)字頻率計的設(shè)計原理及相關(guān)程序

  標簽： FPGA CPLD VHDL EDA

  上傳時間： 2013-11-25

  上傳用戶：ruan2570406

• 移動無線信道特性及基于FPGA的信道仿真器實現(xiàn).rar免費下載

  資源簡介：移動無線信道特性對移動通信系統(tǒng)性能具有重要影響，移動信道建模和仿真對移動通信系統(tǒng)的研發(fā)具有重要意義。因此，對移動信道建模與仿真進行研究，具有重要的理論意義和實際應用價值。 本文從無線電波的傳播特點出發(fā)，分析了無線電波的傳播模型和描述信道特性...

  標簽： FPGA 移動 無線信道

  上傳時間： 2013-04-24

  上傳用戶：suxuan110425

• 基于FPGA的多路脈沖時序控制電路設(shè)計與實現(xiàn).rar免費下載

  資源簡介：在團簇與激光相互作用的研究中和在團簇與加速器離子束的碰撞研究中，需要對加速器束流或者激光束進行脈沖化與時序同步，同時用于測量作用產(chǎn)物的探測系統(tǒng)如飛行時間譜儀(TOF)等要求各加速電場的控制具有一定的時序匹配。在整個實驗中，需要用到符合要求的多路...

  標簽： FPGA 多路 脈沖

  上傳時間： 2013-06-15

  上傳用戶：ZJX5201314

• 基于FPGA的數(shù)字相位計的研究與實現(xiàn)免費下載

  資源簡介：本文結(jié)合工程需要詳細論述了一種數(shù)字相位計的實現(xiàn)方法，該方法是基于FPGA(現(xiàn)場可編程門陣列)芯片運用FFT(快速傅立葉變換)算法完成的。首先，從相位測量的原理出發(fā)，分析了傳統(tǒng)相位計的缺點，給出了一種高可靠性的相位檢測實用算法，其算法核心是對采集信號進...

  標簽： FPGA 數(shù)字 相位計

  上傳時間： 2013-06-04

  上傳用戶：lgnf