本書比較全面地闡述了fpga在數字信號處理中的應用問題。 數字信號處理的FPGA實現 本書共分8章，主要內容包括典型fpga器件的介紹、vhdl硬件描述語言、fpga設計中常用軟件簡介、用fpga實現數字信號處理的數據規劃、多種結構類型的fir數字濾波器的fpga實現、不同結構fft的fpga實現、數字正交下變頻的fpga實現、cordic和dDS的fpga實現等。本書緊密貼合工程實踐，以一個fpga設計開發人員的切身體會去敘述每一個應用實例，以一個fpga教學工作者的實踐經驗去梳理和組織繁雜的知識點。 本書可作為高等院校通信、數字信號處理、電子工程等專業的本科生教材，也可供相關專業的研究生和從事雷達、電子偵察、通信等工作的技術人員參考。
標簽： FPGA 數字信號處理
上傳時間： 2013-06-04
上傳用戶：y562413679
FPGA實現的直接數字頻率合成器，本文基于dDS的基本原理,利用Altera公司的FPGA芯片FLEX10系列器件完成了一個dDS系統的設計。
標簽： FPGA 數字頻率合成器
上傳時間： 2013-08-06
上傳用戶：wangzhen1990
盡管頻率合成技術已經經歷了大半個世紀的發展史，但直到今天，人們對\\r\\n它的研究仍然在繼續。現在，我們可以開發出輸出頻率高達IG的dDS系統，\\r\\n武漢理工大學碩士學位論文\\r\\n已能滿足絕大多數頻率源的要求，集成dDS產品的信噪比也可達到75dB以上，\\r\\n已達到鎖相頻率合成的一般水平。電子技術的發展己進入數字時代，模擬信號\\r\\n數字化的方法也是目前一個熱門研究課題，高速AD、DA器件在通信、廣播電\\r\\n視等領域的應用越來越廣泛。本次設計完成了軟件仿真和硬件實現，對設計原
標簽： FPGA 頻率合成 軟硬件設計
上傳時間： 2013-08-21
上傳用戶：asdkin
直接數字頻率合成（Direct Digital Fraquency Synthesis,即DDFS，一般簡稱dDS）是從相位概念出發直接合成所需要波形的一種新的頻率合成技術。
標簽： Fraquency Synthesis Digital Direct
上傳時間： 2013-08-27
上傳用戶：wpt
串口通訊接口程序，有對話的控件。數據接收和發送
標簽： dDS-FPGA 串口通訊 接口程序
上傳時間： 2013-09-04
上傳用戶：kiklkook
1、 利用FLEX10的片內RAM資源，根據dDS原理，設計產生正弦信號的各功能模塊和頂層原理圖； 2、 利用實驗板上的TLC7259轉換器，將1中得到的正弦信號，通過D/A轉換，通過ME5534濾波后在示波器上觀察； 3、 輸出波形要求： 在輸入時鐘頻率為16KHz時，輸出正弦波分辨率達到1Hz； 在輸入時鐘頻率為4MHz時，輸出正弦波分辨率達到256Hz； 4、 通過RS232C通信，實現FPGA和PC機之間串行通信，從而實現用PC機改變頻率控制字，實現對輸出正弦波頻率的控制。
標簽： FPGA PC機 串行通信 輸出
上傳時間： 2013-09-06
上傳用戶：zhuimenghuadie
為了滿足寬頻段、細步進頻率綜合器的工程需求，對基于多環鎖相的頻率合成器進行了分析和研究。在對比傳統單環鎖相技術基礎上，介紹了采用dDS+PLL多環技術實現寬帶細步進頻綜，輸出頻段10~13 GHz，頻率步進10 kHz，相位噪聲達到-92 dBc/Hz@1 kHz，雜散抑制達到-68 dBc，滿足實際工程應用需求。
標簽： 鎖相 寬帶 合成器 步進頻率
上傳時間： 2013-10-12
上傳用戶：Late_Li
dDS波形發生器
標簽： 9834 AD 波形發生器
上傳時間： 2014-12-23
上傳用戶：wsf950131
針對應用于信息戰的數據鏈而言，L波段收發前端是其關鍵部件之一。本文介紹了一種基于dDS的捷變頻收發前端的理論分析、設計思路和基本構成。從接收鏈路、發射鏈路以及捷變頻本振等方面進行分析，并給出仿真結果。該組件具有低噪聲、高密度、捷變頻等特點。
標簽： L波段 捷變 前端設計 仿真
上傳時間： 2013-10-31
上傳用戶：dgann
多個dDS器件同步后，就可以在多個頻率載波實現相位和幅度的精確數字調諧控制。這種控制在雷達應用和用于邊帶抑制的正交(I/Q)上變頻中很有用。
標簽： GSPS 9910 AD 數字頻率合成器
上傳時間： 2013-11-13
上傳用戶：lingzhichao
蟲蟲下載站版權所有 京ICP備2021023401號-1
