Verilog編寫基于FPGA的dDS實(shí)現(xiàn)。適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
上傳時(shí)間： 2022-05-18
上傳用戶：zhaiyawei
1、 設(shè)計(jì)任務(wù)（1） 正弦波、三角波、方波、鋸齒波輸出頻率范圍：1KHZ~1MHZ（2） 具有頻率設(shè)置功能，頻率步驟：100HZ;（3） 輸出信號頻率定度：優(yōu)于10 ^4（4） 輸出電壓幅度：在5K負(fù)載電阻上的電壓峰——峰值Vopp≧1V;（5） 失真度：用示波器觀察使無明顯失真。 2、 基本要求：（1） 掌握采用FPGA硬件特性、及軟件開發(fā)工具M(jìn)AXPLUSII的使用。（2） 掌握dDS函數(shù)信號發(fā)生器的原理，并采用VIIDL語言設(shè)計(jì)dDS內(nèi)核單元。（3） 掌握單片機(jī)與dDS單無連接框圖原理，推導(dǎo)出頻率控制字、相位控制字的算法。（4） 設(shè)計(jì)鍵盤輸入電路和程序并調(diào)試。掌握鍵盤和顯示（LCD1602）配合使用的方法和技巧。（5） 掌握硬件和軟件聯(lián)合調(diào)試的方法。（6） 完成系統(tǒng)硬件電路的設(shè)計(jì)和制作。（7） 完成系統(tǒng)程序的設(shè)計(jì)。（8） 完成整個(gè)系統(tǒng)的設(shè)計(jì)、調(diào)試和制作。（9） 完成課程設(shè)計(jì)報(bào)告。
上傳時(shí)間： 2022-05-30
上傳用戶：
【資源描述】:dDS AD9854產(chǎn)生各種波形程序集
上傳時(shí)間： 2022-06-16
上傳用戶：
【資源描述】:2001年全國大學(xué)生電子設(shè)計(jì)競賽一等獎基于dDS技術(shù)的任意波形發(fā)生器.rar
標(biāo)簽： dDS技術(shù) 任意波形發(fā)生器
上傳時(shí)間： 2022-06-17
上傳用戶：
摘要：論述了利用FPGA的系統(tǒng)級設(shè)計(jì)工具DSP Builder開發(fā)dDS函數(shù)發(fā)生器的總體設(shè)計(jì)思路，討論了改變輸出信號頻率、幅度、相位的設(shè)計(jì)方法。系統(tǒng)基于Ahera公司的Cyclone系列FPGA，配合Silicon Labs公司高性能C8051F340單片機(jī)實(shí)現(xiàn)，給出了系統(tǒng)的軟件仿真結(jié)果并完成了整個(gè)系統(tǒng)的硬件驗(yàn)證。結(jié)果證明了設(shè)計(jì)的正確性，同時(shí)表明采用DSPBuilder使dDS任意函數(shù)發(fā)生器的FPGA硬件實(shí)現(xiàn)更加簡單，速度更快。
標(biāo)簽： fpga dDS 函數(shù)發(fā)生器
上傳時(shí)間： 2022-07-11
上傳用戶：
基于dDS的實(shí)用信號發(fā)生器設(shè)計(jì)
上傳時(shí)間： 2022-07-25
上傳用戶：
此程序?yàn)锳D9850（dDS）直接數(shù)字頻率合成器C語言源碼。用125M的有源晶振，頻率無失真輸出可達(dá)到40M。該程序包括FYD12864LCD顯示程序加4X4矩陣鍵盤掃描，可步進(jìn)1M，1K，和任意頻率輸入。及相位設(shè)置。
上傳時(shí)間： 2013-07-09
上傳用戶：wfl_yy
隨著微電子和計(jì)算機(jī)技術(shù)的迅速發(fā)展，傳統(tǒng)的金屬探測系統(tǒng)也正向著新的方向進(jìn)行快速更新和發(fā)展。金屬探測器最初主要應(yīng)用于工礦探測和軍用探雷，現(xiàn)在已經(jīng)廣泛應(yīng)用于旅行安檢以及食品、紡織、木材、玩具、藥品等生產(chǎn)加工行業(yè)的質(zhì)量安全檢測。在科學(xué)技術(shù)不斷進(jìn)步及金屬探測器在社會生活中的作用不斷凸現(xiàn)的時(shí)代背景下，怎樣提升和完善金屬探測儀器的性能，已經(jīng)成為本領(lǐng)域一個(gè)亟待解決的課題。 本課題的目的是設(shè)計(jì)一種雙頻率工作的數(shù)字式金屬探測系統(tǒng)，可以同時(shí)以較高的精度檢測到鐵磁性和非鐵磁性金屬，從工作模式上徹底改變普通金屬探測器檢測種類單一和精度不高的現(xiàn)狀。該檢測系統(tǒng)采用多通道同步數(shù)字頻率合成(dDS)技術(shù)產(chǎn)生正弦信號源，通過電渦流傳感器檢測金屬異物。系統(tǒng)以TMS320LF2407為數(shù)據(jù)處理中心，利用自學(xué)習(xí)算法來實(shí)現(xiàn)系統(tǒng)參數(shù)的自動調(diào)整，并設(shè)計(jì)了良好的人機(jī)對話界面，提高金屬探測器的可讀性和可操作性。 本文從金屬檢測的理論分析和雙頻金屬探測器的設(shè)計(jì)兩個(gè)方面做了具體闡述。理論分析部分從電磁場的角度論述了金屬物質(zhì)的幅度和相位特性，并得出了檢測頻率與不同金屬的檢測靈敏度存在相關(guān)性的結(jié)論。文中把系統(tǒng)設(shè)計(jì)分為三大部分：檢測系統(tǒng)的工作原理和總體構(gòu)造、系統(tǒng)硬件設(shè)計(jì)、系統(tǒng)軟件設(shè)計(jì)。第一部分主要闡述了整個(gè)系統(tǒng)的工作原理以及實(shí)現(xiàn)方案；硬件設(shè)計(jì)部分從檢測電路和控制電路兩個(gè)方面入手，詳細(xì)敘述了發(fā)射、接收、解調(diào)電路以及電渦流傳感器的設(shè)計(jì)過程，并著重介紹了DSP、單片機(jī)等主要芯片的接口電路設(shè)計(jì)，包括基于RS-485的SCI串口通信的硬件電路設(shè)計(jì)；軟件設(shè)計(jì)部分主要闡述了在CCS、u-Visin集成環(huán)境下DSP系統(tǒng)和人機(jī)對話系統(tǒng)的程序流程，并敘述了系統(tǒng)自學(xué)習(xí)方法的實(shí)現(xiàn)過程，最后著重分析了SCI串口通信的軟件實(shí)現(xiàn)方法。 文中最后整理了系統(tǒng)測試的實(shí)驗(yàn)結(jié)果。通過實(shí)驗(yàn)分析可知，采用雙頻工作的金屬探測器對鐵磁性和非鐵磁性金屬都有較高的檢測精度。整個(gè)系統(tǒng)的可讀性與可操作性較好，易于擴(kuò)展升級、性價(jià)比高，具有良好的應(yīng)用前景。
上傳時(shí)間： 2013-04-24
上傳用戶：bruce
隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號處理的示波器、信號發(fā)生器、邏輯分析儀和頻譜分析儀等測量儀器已經(jīng)應(yīng)用到各個(gè)領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價(jià)格阻礙了它們的普遍使用。 本文針對電子測量儀器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)現(xiàn)數(shù)字信號處理的優(yōu)勢，研究一種基于FPGA的輔助性獨(dú)立電予測量儀器的軟件系統(tǒng)。這種儀器可以作為數(shù)模混合電路測試和驗(yàn)證的工具，用來觀察模擬信號波形、數(shù)字信號時(shí)序波形、模擬信號的幅度頻譜，也可以用來產(chǎn)生dDS信號。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺來實(shí)現(xiàn)單片DSP系統(tǒng)，這種芯片成本低廉、工作速度快、技術(shù)兼容性好；在軟件設(shè)計(jì)上，采用基于FPGA的可編程數(shù)字邏輯設(shè)計(jì)方法，這種方法具有開發(fā)難度小、功能擴(kuò)展簡單等優(yōu)點(diǎn)。設(shè)計(jì)中采用的關(guān)鍵技術(shù)包括：基于FPGA和IP Core的Verilog HDL設(shè)計(jì)、數(shù)據(jù)采集、數(shù)據(jù)存儲、數(shù)據(jù)處理以及數(shù)據(jù)波形的實(shí)時(shí)顯示。對這些技術(shù)的研究探討不僅有理論研究價(jià)值，在科學(xué)實(shí)驗(yàn)和產(chǎn)品設(shè)計(jì)中同樣具有重要的實(shí)用價(jià)值。系統(tǒng)的設(shè)計(jì)以低資源、高性能為目標(biāo)，設(shè)計(jì)中采用了科學(xué)的模塊劃分、設(shè)計(jì)與集成的方法，在保持原四種信號處理功能不變的前提下，盡量多的節(jié)約各種FPGA資源，為實(shí)現(xiàn)低成本的輔助電子測量儀器提供了可能。
標(biāo)簽： FPGA 多功能電子 測量系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：love_stanford
函數(shù)發(fā)生器又名任意波形發(fā)生器，是一種常用的信號源，廣泛應(yīng)用于通信、雷達(dá)、導(dǎo)航等現(xiàn)代電子技術(shù)領(lǐng)域。信號發(fā)生器的核心技術(shù)是頻率合成技術(shù)，主要方法有：直接模擬頻率合成、鎖相環(huán)頻率合成（PLL）、直接數(shù)字合成技術(shù)（dDS）。dDS是開環(huán)系統(tǒng)，無反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一，其輸出信號具有相對較大的帶寬、快速的相位捷變、極高的相位分辨率和相位連續(xù)等優(yōu)點(diǎn)。本文的主要工作是采用SOPC結(jié)合虛擬儀器技術(shù)，進(jìn)行dDS智能函數(shù)發(fā)生器的研制。 本文介紹了虛擬儀器技術(shù)的基本理論，簡要闡述了儀器驅(qū)動程序、VISA等相關(guān)技術(shù)。對SOPC技術(shù)進(jìn)行了深入的研究：SOPC技術(shù)是基于可編程邏輯器件的可重構(gòu)片上系統(tǒng)，它作為SOC和CPLD/FPGA相結(jié)合的一項(xiàng)綜合技術(shù)，結(jié)合了兩者的優(yōu)點(diǎn)，集成了硬核或軟核CPU、DSP、鎖相環(huán)、存儲器、I/O接口及可編程邏輯，可以靈活高效地解決SOC方案，而且設(shè)計(jì)周期短，設(shè)計(jì)成本低，非常適合本設(shè)計(jì)的應(yīng)用。本文還對基于dDS原理的設(shè)計(jì)方案進(jìn)行了分析，介紹了dDS的基本理論以及數(shù)學(xué)綜合，在研究dDS原理的基礎(chǔ)上，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)函數(shù)發(fā)生器的硬件集成。 本文就函數(shù)發(fā)生器的設(shè)計(jì)制定了整體方案，對軟硬件設(shè)計(jì)原理及實(shí)現(xiàn)方法進(jìn)行了具體的介紹，包括整個(gè)系統(tǒng)的硬件電路，SOPC片上系統(tǒng)和PC端軟件的設(shè)計(jì)。在設(shè)計(jì)中，LabVIEW波形編輯軟件和函數(shù)發(fā)生器二者采用異步串口進(jìn)行通信。利用LabVIEW的強(qiáng)大功能，把波形的編輯，系統(tǒng)的設(shè)置放到計(jì)算機(jī)上完 成，具有人機(jī)界面友好、系統(tǒng)升級方便、節(jié)約硬件成本等諸多優(yōu)勢。同時(shí)充分利用了FPGA內(nèi)部大量的邏輯資源，將dDS模塊和微處理器模塊集成到一個(gè)單片F(xiàn)PGA上，改變了傳統(tǒng)的系統(tǒng)設(shè)計(jì)思路。通過對系統(tǒng)仿真和實(shí)際測試，結(jié)果表明該智能型函數(shù)發(fā)生器不僅能產(chǎn)生理想的輸出信號，還具有集成度高、穩(wěn)定性好和擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)。關(guān)鍵詞：智能型函數(shù)發(fā)生器，虛擬儀器，可編程片上系統(tǒng)，直接數(shù)字合成技術(shù)，NiosⅡ處理器。
上傳時(shí)間： 2013-07-09
上傳用戶：zw380105939
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
