目 錄 實驗一、 電路仿真基礎 ………………………………………………………… 1 實驗二、 系統仿真基礎 ………………………………………………………… 20 實驗三、 DC仿真和電路模型 …………………………………………………… 36 實驗四、 AC仿真和調整 ………………………………………………………… 55 實驗五、 S參數仿真和優化 …………………………………………………… 72 實驗六、 濾波器：瞬態，設計指導，momentum，DAC …………………… 95 實驗七、 諧波平衡仿真 …………………………………………………………115 實驗八、 電路包絡仿真 …………………………………………………………132 實驗九、 最終電路/系統仿真 ………………………………………………… 147 附錄A、 射頻瞬態仿真器 ………………………………………………………167 附錄B、 諧波平衡仿真器 ………………………………………………………173 附錄C、電路包絡仿真器 ……………………………………………………… 181 《ADS2005仿真實驗教程》是設計一個用于1900MHz GSM的RF接收系統，包含的部件主要有： ? 200MHz由集總參數元件構成的低通濾波器 ? 1900MHz由微帶線構成的帶通濾波器 ? 1900MHz的功放 ? 把1900MHz變到200MHz的混頻器 ? 其他小部件 在完成這個系統的過程中，就可以掌握目錄所示的內
上傳時間： 2013-04-24
上傳用戶：Minly
移相控制的全橋PWM變換器是最常用的中大功率DC／DC變換電路拓撲形式之一。移相PWM控制方式利用開關管的結電容和高頻變壓器的漏電感或原邊串聯電感作為諧振元件，使開關管能進行零電壓開通和關斷，從而有效地降低了電路的開關損耗和開關噪聲，減少了器件開關過程中產生的電磁干擾，為變換器提高開關頻率、提高效率、減小尺寸及減輕質量提供了良好的條件。然而，傳統的移相全橋變換器的輸出整流二極管存在反向恢復過程，會引起寄生振蕩，二極管上存在很高的尖峰電壓，需增加阻容吸收回路進行抑制，文獻提出了兩種帶箝位二極管的拓撲，可以很好地抑制寄生振蕩。本文采取文獻提出的拓撲結構，設計了一臺280 W移相全橋軟開關DC／DC變換器，該變換器輸入電壓為194～310 V，輸出電壓為76V。
上傳時間： 2014-08-30
上傳用戶：thing20
世界環境的日益惡化和傳統能源的日漸枯竭，促使了對新能源的開發和發展。具有可持續發展的太陽能資源受到了各國的重視，各國相繼出臺的新能源法對太陽能發展起到推波助瀾的作用。其中，光伏并網發電具有深遠的理論價值和現實意義，僅在過去五年，光伏并網電站安裝總量已達到數千兆瓦。而連接光伏陣列和電網的光伏并網逆變器便是整個光伏并網發電系統的關鍵。 本文根據逆變器結構以及光伏發電陣列特點，提出了基于DC-DC和DC-AC兩級并網逆變器的結構。基于DC-DC和DC-AC電路的相對獨立性，分別對DC-DC和DC-AC進行詳盡分析，并提出了新的控制策略。在DC-DC轉換器中，采用了Boost電路對太陽能陣列輸出電壓進行調制，并對系統進行最大功率點跟蹤。針對固定電壓法和擾動法跟蹤最大功率點的缺點，提出三點最小二乘最大功率點跟蹤的新算法，實驗證明了該算法能夠準確而迅速的跟蹤系統最大功率點，從而提高系統的利用率，穩定系統的輸出電壓。在DC-AC轉換器中，采用輸出電流控制，根據正弦脈沖寬度調制的缺點，提出空間矢量脈沖寬度調制方法對逆變器進行控制，從而提高直流側電壓的利用率，減少諧波。基于SVPWM的控制原理，建立系統模型，結果表明輸出電流與電網電壓保持同相位，從而證明了該控制算法的可行性。 在提出新的控制策略的基礎上，對2kW的三相并網逆變器進行硬件設計，包括主電路DC-DC和DC-AC，驅動電路以及電壓電流檢測電路，過零檢測電路等，為類似結構的光伏并網逆變器提供了設計參考。
上傳時間： 2013-07-16
上傳用戶：rishian
特點： 精確度0.1%滿刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設計 尺寸小,穩定性高
上傳時間： 2014-12-23
上傳用戶：ydd3625
該文提出一種新顆的三電平LLc串聯電流諧振型Dc，Dc變換器。每個主開關電壓應力是輸入電壓的一半，并且全范圍實現zvs而不用附加任何電路。整流二極管工作在zcs狀態。該變換器通過_次諧振的手段使得以較小的頻率變化范圍就可以實現較大的輸入輸出調節范圍。整個變換器只需一顆磁元件。
上傳時間： 2013-10-16
上傳用戶：604759954
QA03是專為需要兩組隔離電源的IGBT驅動器而設計的DC－DC模塊電源。其內部采用了兩路獨立輸出后共接模式，可以更好的為IGBT的開通與關斷提供能量。同時具有輸出短路保護及自恢復能力。
上傳時間： 2013-11-21
上傳用戶：極客
QA02是專為需要兩組隔離電源的IGBT驅動器而設計的DC－DC模塊電源。其內部采用了兩路獨立輸出后共接模式，可以更好的為IGBT的開通與關斷提供能量。同時具有輸出短路保護及自恢復能力。
上傳時間： 2014-01-11
上傳用戶：blans
/*--------- 8051內核特殊功能寄存器 -------------*/ sfr ACC = 0xE0; //累加器 sfr B = 0xF0; //B 寄存器 sfr PSW = 0xD0; //程序狀態字寄存器 sbit CY = PSW^7; //進位標志位 sbit AC = PSW^6; //輔助進位標志位 sbit F0 = PSW^5; //用戶標志位0 sbit RS1 = PSW^4; //工作寄存器組選擇控制位 sbit RS0 = PSW^3; //工作寄存器組選擇控制位 sbit OV = PSW^2; //溢出標志位 sbit F1 = PSW^1; //用戶標志位1 sbit P = PSW^0; //奇偶標志位 sfr SP = 0x81; //堆棧指針寄存器 sfr DPL = 0x82; //數據指針0低字節 sfr DPH = 0x83; //數據指針0高字節 /*------------ 系統管理特殊功能寄存器 -------------*/ sfr PCON = 0x87; //電源控制寄存器 sfr AUXR = 0x8E; //輔助寄存器 sfr AUXR1 = 0xA2; //輔助寄存器1 sfr WAKE_CLKO = 0x8F; //時鐘輸出和喚醒控制寄存器 sfr CLK_DIV = 0x97; //時鐘分頻控制寄存器 sfr BUS_SPEED = 0xA1; //總線速度控制寄存器 /*----------- 中斷控制特殊功能寄存器 --------------*/ sfr IE = 0xA8; //中斷允許寄存器 sbit EA = IE^7; //總中斷允許位 sbit ELVD = IE^6; //低電壓檢測中斷控制位 8051
上傳時間： 2013-10-30
上傳用戶：yxgi5
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議 為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
