FPGA設(shè)計(jì)全流程.大家可以參考參考哦,可能對(duì)大家有所幫助哦
標(biāo)簽： FPGA 流程
上傳時(shí)間： 2013-08-11
上傳用戶(hù)：sjb555
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。
標(biāo)簽： VHDL 嵌入式 全數(shù)字 鎖相環(huán)路
上傳用戶(hù)：yare
FPGA開(kāi)發(fā)全攻略，工程師創(chuàng)新寶典，由張國(guó)斌等書(shū)寫(xiě)
標(biāo)簽： FPGA
上傳時(shí)間： 2013-08-12
上傳用戶(hù)：ifree2016
最重要的是七個(gè)從簡(jiǎn)單到復(fù)雜的實(shí)驗(yàn)，包括：基礎(chǔ)實(shí)驗(yàn)一_FPGA_LED 基礎(chǔ)實(shí)驗(yàn)二_seg7實(shí)驗(yàn)以及仿真 基礎(chǔ)實(shí)驗(yàn)三_SOPC_LED 基礎(chǔ)實(shí)驗(yàn)四_Flash燒寫(xiě) 基礎(chǔ)實(shí)驗(yàn)五_定時(shí)器實(shí)驗(yàn) 基礎(chǔ)實(shí)驗(yàn)六_按鍵以及PIO口中斷實(shí)驗(yàn) 實(shí)驗(yàn)七_(dá)網(wǎng)卡使用 ，這些實(shí)驗(yàn)室用到了SOPC BUILDER 與NOIS ii ,使用Verilog 編寫(xiě)，有實(shí)驗(yàn)板和沒(méi)有實(shí)驗(yàn)板的都可以用來(lái)學(xué)習(xí)。 其次還包括： FPGA開(kāi)發(fā)板各存儲(chǔ)器之間的聯(lián)系、 多處理器文檔 、 USB_UART等文檔，很好用的文檔，您下了相信不會(huì)后悔！
標(biāo)簽： 實(shí)驗(yàn)
上傳用戶(hù)：幾何公差
xilinx spartan3 FPGA的最準(zhǔn)確權(quán)威的配置方法
標(biāo)簽： spartan3 xilinx FPGA 配置方法
上傳時(shí)間： 2013-08-13
上傳用戶(hù)：邶刖
基于FPGA的全數(shù)字鎖相環(huán)設(shè)計(jì),內(nèi)有設(shè)計(jì)過(guò)程和設(shè)計(jì)思想
標(biāo)簽： FPGA 全數(shù)字 鎖相環(huán)
上傳用戶(hù)：fqscfqj
]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／\r\nO(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容，\r\n同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
標(biāo)簽： CPLD 如何利用 單片機(jī) 并行
上傳時(shí)間： 2013-08-14
上傳用戶(hù)：xa_lgy
FPGA設(shè)計(jì)全流程十分鐘學(xué)會(huì)Xilinx FPGA 設(shè)計(jì)
標(biāo)簽： FPGA Xilinx 流程 十分
上傳用戶(hù)：klin3139
介紹了FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE
標(biāo)簽： Modelsim Synplify FPGA ISE
上傳時(shí)間： 2013-08-15
上傳用戶(hù)：稀世之寶039
學(xué)習(xí)ＦＰＧＡ的好文章，從中可以了解到如何實(shí)現(xiàn)ＦＰＧＡ最小系統(tǒng)
標(biāo)簽： FPGA 最小系統(tǒng)
上傳時(shí)間： 2013-08-16
上傳用戶(hù)：neu_liyan
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
