common function it work in mpeg algorthem to commprsion aodiu signal in digital aodiu brodcasting
標(biāo)簽： aodiu brodcasting commprsion algorthem
上傳時(shí)間： 2017-09-07
上傳用戶：aig85
It has the solution to the textbook "Analog integrated Circuit design" by Ken martin and David Jones.
標(biāo)簽： integrated the solution textbook
上傳時(shí)間： 2017-09-11
上傳用戶：561596
A large body of computer-aided techniques has been developed in recent years to assist in the process of modeling, analyzing, and designing communication systems . These computer-aided techniques fall into two categories: formula-based approaches, where the computer is used to evaluate complex formulas, and simulation-based approaches, where the computer is used to simulate the waveforms or signals that flow through the system. The second approach, which involves “waveform”-level simulation (and often incorporates analytical techniques), is the subject of this book. Since performance evaluation and trade off studies are the central issues in the analysis and design of communication systems, we will focus on the use of simulation for evaluating the performance of analog and digital communication systems with the emphasis on digitalcommunication systems.
標(biāo)簽： computer-aided techniques developed assist
上傳時(shí)間： 2014-01-01
上傳用戶：541657925
Simple 0 to 6 MHz DDS VFO using Analog Devices AD9832
標(biāo)簽： Devices Simple Analog using
上傳時(shí)間： 2014-01-16
上傳用戶：lhc9102
原版英文PDF電子書免費(fèi)下載：Digital Integrated Circuit Design From VLSI Architectures to CMOS Fabrication，891頁(yè) 本書從架構(gòu)和算法講起，介紹了功能驗(yàn)證、vhdl建模、同步電路設(shè)計(jì)、異步數(shù)據(jù)獲取、能耗與散熱、信號(hào)完整性、物理設(shè)計(jì)、設(shè)計(jì)驗(yàn)證等必備技術(shù)，還講解了vlsi經(jīng)濟(jì)運(yùn)作與項(xiàng)目管理，并簡(jiǎn)單闡釋了cmos技術(shù)的基礎(chǔ)知識(shí)，全面涵蓋了數(shù)字集成電路的整個(gè)設(shè)計(jì)開發(fā)過程。 本書既可以作為高等院校微電子、電子技術(shù)等相關(guān)專業(yè)高年級(jí)師生和研究生的參考教材，也可供半導(dǎo)體行業(yè)工程師參考。 現(xiàn)代電子系統(tǒng)日益復(fù)雜，隨著半導(dǎo)體工藝水平的提高，單芯片的集成度和功能得以不斷增強(qiáng)，其設(shè)計(jì)復(fù)雜度和各種風(fēng)險(xiǎn)也隨之變大，甚至影響到投資者對(duì)研發(fā)新的更復(fù)雜系統(tǒng)芯片的信心。但是，為了有效降低便攜式移動(dòng)系統(tǒng)的產(chǎn)品單位成本和能量消耗，同時(shí)為了在產(chǎn)品獨(dú)特性方面有競(jìng)爭(zhēng)力，越來(lái)越多的電子產(chǎn)品仍然必須采用專用芯片解決方案。因此，深入了解數(shù)字集成電路設(shè)計(jì)的基本方法和關(guān)鍵問題，并明確開發(fā)過程的各個(gè)實(shí)踐環(huán)節(jié)存在的風(fēng)險(xiǎn)，就變得十分必要。 本書是一本將超大規(guī)模數(shù)字電路基本概念原理與工程實(shí)踐管理相結(jié)合的綜合性教材。作者根據(jù)自己多年的教學(xué)和工程實(shí)踐經(jīng)驗(yàn)，從工程實(shí)踐的關(guān)鍵問題出發(fā)，對(duì)超大規(guī)模數(shù)字電路的全部講授內(nèi)容進(jìn)行了一次全新的梳理，形成了清晰的解決思路。在數(shù)字集成電路設(shè)計(jì)的各個(gè)環(huán)節(jié)，作者重點(diǎn)闡述了設(shè)計(jì)研制中必須考慮的關(guān)鍵因素，在豐富經(jīng)驗(yàn)基礎(chǔ)上對(duì)設(shè)計(jì)中常常出現(xiàn)的問題進(jìn)行了詳盡的討論，可以幫助研究生和資深工程師完善自身的設(shè)計(jì)經(jīng)驗(yàn)和能力，也可以幫助項(xiàng)目管理者明確各個(gè)環(huán)節(jié)的工作重點(diǎn)，規(guī)避研發(fā)環(huán)節(jié)的風(fēng)險(xiǎn)。 本書和其他數(shù)字集成電路教科書相比，有兩個(gè)突出的特點(diǎn)。第一是自頂向下的組織方式，從算法的架構(gòu)設(shè)計(jì)開始，討論了同步設(shè)計(jì)的各種時(shí)鐘技術(shù)、設(shè)計(jì)驗(yàn)證、散熱和封裝問題，還討論了VLSI（超大規(guī)模集成電路）經(jīng)濟(jì)學(xué)與項(xiàng)目管理。讀者可以根據(jù)自身需要直接閱讀感興趣的章節(jié)，而不需要很多半導(dǎo)體物理與器件方面的知識(shí)。第二是實(shí)用性。本書用了相當(dāng)多的篇幅討論了工程實(shí)踐的問題，例如給出了一個(gè)很好的設(shè)計(jì)數(shù)據(jù)組織方法，還有很多檢查列表與提醒。 在目前的集成電路項(xiàng)目里，大量使用了重用的虛擬元件，通常有十幾個(gè)到幾十個(gè)時(shí)鐘，驗(yàn)證工作量也要占到整個(gè)項(xiàng)目周期和投資的50%~70%，關(guān)于虛擬元件、時(shí)鐘方案、VLSI經(jīng)濟(jì)學(xué)、項(xiàng)目管理、功能驗(yàn)證、設(shè)計(jì)驗(yàn)證等內(nèi)容的討論都可以直接作為實(shí)際項(xiàng)目實(shí)踐的參考。總之，本書的內(nèi)容相當(dāng)全面并有一定深度，基本涵蓋了數(shù)字集成電路設(shè)計(jì)的各個(gè)方面，非常適合用作學(xué)習(xí)數(shù)字集成電路設(shè)計(jì)的高年級(jí)本科生與研究生的教科書，也適合作為正在從事數(shù)字集成電路開發(fā)的工程人員的參考書。
標(biāo)簽：
上傳時(shí)間： 2022-06-30
上傳用戶：kristycreasy
隨著電子技術(shù)的不斷發(fā)展，各種智能核儀器逐步走向自動(dòng)化、智能化、數(shù)字化和便攜式的方向發(fā)展。針對(duì)傳統(tǒng)的多道脈沖幅度分析器體積大，人機(jī)交互不友好，不方便現(xiàn)場(chǎng)分析等的缺陷[5]。新型的高速、集成度高、界面友好的多道脈沖幅度分析器的陸續(xù)出現(xiàn)填補(bǔ)了這一缺點(diǎn)。 隨著電子技術(shù)的發(fā)展，以ARM為核的處理器技術(shù)的應(yīng)用領(lǐng)域不斷擴(kuò)大，相比較單片機(jī)而言，它的主頻高、運(yùn)算速度快，可以滿足多道脈沖幅度分析器的苛刻的時(shí)間上的要求。而且ARM處理器功耗小，適合于功耗要求比較苛刻的地方，這些方面的特點(diǎn)正好滿足了便攜式多道脈沖幅度分析器野外勘察的要求。同時(shí)，由于以ARM為核的處理器具有豐富的外設(shè)資源，這樣就簡(jiǎn)化了外設(shè)電路及芯片的使用，降低了功耗并增強(qiáng)了產(chǎn)品的信賴性。另外，ARM芯片可以方便的移植操作系統(tǒng)，為多道脈沖幅度分析器多任務(wù)的管理和并行的處理，甚至硬實(shí)時(shí)功能的實(shí)現(xiàn)提供了前提。而且在ARM平臺(tái)使用嵌入式linux操作系統(tǒng)使多道脈沖幅度分析器的軟件易于升級(jí)。 智能化和小型化是多道脈沖幅度分析器的發(fā)展趨勢(shì)。智能化要求系統(tǒng)的自動(dòng)化程度高、操作簡(jiǎn)便、容錯(cuò)性好。智能化除了需要控制軟件外，還需要軟件命令的執(zhí)行者即硬件控制電路來(lái)實(shí)現(xiàn)相應(yīng)的控制邏輯，兩者的結(jié)合才能真正的實(shí)現(xiàn)智能化。小型化要求系統(tǒng)的體積小、功耗小、便于攜帶；小型化除了要求采用微功耗的器件，還要求電路板的尺寸盡量的小且所用元件盡量的少，但小型化的同時(shí)必須保持系統(tǒng)的智能化，即不能減少智能化所要求的復(fù)雜的邏輯和時(shí)序的控制功能。為此采用高集成度的ARM芯片實(shí)現(xiàn)控制電路能滿意地同時(shí)滿足智能化和小型化的要求。在研制的多道脈沖幅度分析器中，幾乎所有的控制都可以用控制芯片來(lái)實(shí)現(xiàn)，如閾值設(shè)定、自動(dòng)穩(wěn)譜以及多道數(shù)據(jù)采集，在節(jié)省了元件的數(shù)目和電路板的尺寸的同時(shí)仍能保持系統(tǒng)的智能化程度。 Linux內(nèi)核精簡(jiǎn)而高效，可修改性強(qiáng)，支持多種體系結(jié)構(gòu)的處理器等，使得它是一個(gè)非常適合于嵌入式開發(fā)和應(yīng)用的操作系統(tǒng)。嵌入式Linux可以運(yùn)行的硬件平臺(tái)十分廣泛，從x86、MIPS、POWERPC到ARM，以及其他許多硬件體系結(jié)構(gòu)。目前在世界范圍內(nèi)，ARM體系結(jié)構(gòu)的SOC逐漸占領(lǐng)32位嵌入式微處理器市場(chǎng)，ARM處理器及技術(shù)的應(yīng)用幾乎已經(jīng)深入到各個(gè)領(lǐng)域，例如：工業(yè)控制，無(wú)線通訊，網(wǎng)絡(luò)，消費(fèi)類電子，成像等。 本課題采用三星公司生產(chǎn)的ARM(Advanced RISC Machines，先進(jìn)精簡(jiǎn)指令集機(jī)器)芯片S3C2410A設(shè)計(jì)并研制了一種便攜式的核數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)方案。利用ARM芯片豐富的外設(shè)資源對(duì)傳統(tǒng)的多道脈沖幅度分析器進(jìn)行改進(jìn)和簡(jiǎn)化。系統(tǒng)由前端探測(cè)器系統(tǒng)，以及由線性脈沖放大器、甄別電路、控制電路、采樣保持電路組成的前置電路，中央處理器模塊，顯示模塊，用戶交互模塊，存儲(chǔ)模塊，網(wǎng)絡(luò)傳輸模塊等多個(gè)模塊組成。本設(shè)計(jì)基于ARM9芯片S3C2410，并在此平臺(tái)上移植了嵌入式linux操作系統(tǒng)來(lái)進(jìn)行任務(wù)的調(diào)度和處理等。 電路板核心板部分設(shè)計(jì)采用6層PCB板結(jié)構(gòu)，這樣增加了系統(tǒng)可靠性，提高了電磁兼容的穩(wěn)定性。數(shù)據(jù)采集系統(tǒng)是多道脈沖幅度分析器的核心，A/D轉(zhuǎn)換直接使用了S3C2410內(nèi)置的ADC(Analog to Digital Converter,模數(shù)轉(zhuǎn)換器)，在2.5 MHz的轉(zhuǎn)換時(shí)鐘下最大轉(zhuǎn)換速度500 KSPS(Kilo-Samples per second,千采樣點(diǎn)每秒)，滿足了系統(tǒng)最低轉(zhuǎn)換時(shí)間≤5 μs的要求，并且控制簡(jiǎn)單，簡(jiǎn)化了外部接口電路。由于SD(Secure Digital Card，安全數(shù)碼卡)卡存儲(chǔ)容量大、攜帶方便、成本低等優(yōu)點(diǎn)，所以設(shè)計(jì)中采用其作為外部的數(shù)據(jù)存儲(chǔ)設(shè)備,其驅(qū)動(dòng)部分采用SD卡軟件包，為開發(fā)帶來(lái)了方便。本設(shè)計(jì)采用640*480的6.4寸LCD(Liquid Crystal Display，液晶顯示)屏作為人機(jī)交互的顯示部分，并且通過Qt/Embedded為系統(tǒng)提供圖形用戶界面的應(yīng)用框架和窗口系統(tǒng)。其中包括了波形顯示部分和用戶菜單設(shè)置部分，這樣方便了用戶操作。系統(tǒng)的數(shù)據(jù)存取方面是基于SQLite嵌入式小型數(shù)據(jù)庫(kù)而進(jìn)行的。為了方便數(shù)據(jù)向上位機(jī)的傳輸，系統(tǒng)設(shè)計(jì)中采用XML(Extensible Markup Language，可擴(kuò)展標(biāo)記語(yǔ)言)格式來(lái)組織傳輸?shù)臄?shù)據(jù)，通過基于TCP/IP(Transmission Control Protocol/Internet Protocol)協(xié)議的Linux下Socket套接字編程，來(lái)進(jìn)行與上位機(jī)或PC(Personal Computer,個(gè)人計(jì)算機(jī)或桌面機(jī))等的連接和數(shù)據(jù)傳輸。
標(biāo)簽： ARMLinux 多道 分析器 脈沖幅度
上傳時(shí)間： 2013-04-24
上傳用戶：tzl1975
My thesis entitled \"fpga digital clock,\" immature, to enlighten
上傳時(shí)間： 2013-08-31
上傳用戶：smallfish
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標(biāo)簽： Efficient Verilog Digital Coding
上傳時(shí)間： 2013-11-22
上傳用戶：han_zh
Abstract: This application note describes a new generation of digital-input Class D audio amplifiers that achieve high PSRRperformance, comparable to traditional analog Class D amplifiers. More importantly, these digital-input Class D amplifiersprovide additional benefits of reduced power, complexity, noise, and system cost.
標(biāo)簽： 數(shù)字輸入放大器 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-12-20
上傳用戶：JIUSHICHEN
Abstract: This design idea explains how to implement an 8-bit analog-to-digital converter (ADC), using a microcontroller
標(biāo)簽： ADC 8位 模擬數(shù)字轉(zhuǎn)換器 設(shè)計(jì)實(shí)現(xiàn)
上傳時(shí)間： 2013-10-30
上傳用戶：愛死愛死
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
