偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。 在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。 本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。
上傳時間： 2013-04-24
上傳用戶：suxuan110425
隨著無線通信技術的不斷發展，人們對移動通信及寬帶無線接入業務需求的不斷增長，無線頻譜資源顯得日益匱乏。因此，如何提高頻譜利用率，一直以來就是無線通信領域研究的主要任務。認知無線電的提出成為當下解決頻譜資源稀缺的一個有效方法。而認知無線電的特性要求認知無線系統必須具備一個可重構的自適應調制解調器。因此，對于認知無線電平臺中自適應可重構調制解調器的深入研究具有重大的意義。 軟件無線電是實現認知無線電的理想平臺。本文首先闡述了軟件無線電的基本工作原理及關鍵技術，對多速率信號處理中的內插和抽取、帶通采樣、數字下變頻、濾波等技術進行了分析與探討，為設計自適應可重構調制解調器的設計提供了理論基礎。然后介紹了認知無線電系統的構成和基本工作方式，接著重點研究了其中通信模塊的FPGA實現。在通信模塊的實現中，研究了基于認知無線電的BPSK、π/4 DQPSK、8PSK及16QAM調制解調技術，簡要論述了他們的基本概念和原理，并給出了設計方案。接著按信號流程逐一介紹了各個功能模塊在DSP+FPGA硬件平臺上的實現，并對得到的數據進行了分析，給出了性能測試結果。在此基礎上，結合認知無線電系統的要求，提出了可變調制方式，可變傳輸帶寬的自適應可重構調制解調器的設計方案，并對其中一些關鍵模塊的硬件實現給出了分析，同時給出了收端波特率識別的策略。最后，論文提出了一些新的自適應技術，如波特率估計、信噪比估計等，并給出了應用這些技術的自適應調制解調器的改進方案。
上傳時間： 2013-06-17
上傳用戶：alan-ee
ＤＳＰ——ＦＰＧＡ實時信號處理系統的實現說明
上傳時間： 2013-08-15
上傳用戶：
基于DSP的全數字電氣傳動控制板的研制,以傳動系統中起核心作用的調速裝置為研究對象，背景是國家863計劃的攻關項目。論文的目的有兩個：一是實現數字調速裝置的國有化，二是研制具有自主知識產權的調速控制板。 論文通過學習和借鑒國外產品先進的設計理念和國內現有的優秀成果，提出了設計數字平臺的方案，實現控制裝置的數字化、通用化。通過構建數字化平臺，達到一板多用的目的，使一塊控制板在硬件不加改動或稍加改動的情況下，通過對軟件進行改動即可應用于交、直流調速，無功補償等方面，同時實現控制的實時性、可靠性。在硬件設計中提出了DSP+ASIC結構，即DSP+FPGA的實時信號處理系統，為實現系統的實時響應奠定了硬件基礎。
上傳時間： 2015-09-04
上傳用戶：sqq
機器視覺系統應用日益廣泛，工業相機（機器視覺系統的“眼睛”）作為整個系統中處于核心的部件，要求有較高的圖像質量和較高的傳輸速度，然而成本也相應的增加。目前嵌入式機器視覺控制器大都是留有標準數據協議接口。在這樣的控制器系統上構建機器視覺系統，需要購買昂貴的標準接口CCD相機，提高了機器視覺系統構建的成本。由此可見，減少相機成本是減少整個機器視覺控制系統成本的一個有效途徑.本課題研發了一款適用于嵌入式機器視覺測控一體機的CCD工業相機，相機與控制器之間的接口沒有采用標準的工業總線協議，而是設計了一種自定義并口協議，充分的將CCD相機與控制器融合于一體，節約了購買標準接口CCD相機的成本。本課題設計難點是：（1）理解復雜的CCD時序，并配置AD9929以產生CCD驅動時序；（2）實現數據高速捕捉并能夠保證圖像顯示質量。本課題設計主要有兩個部分組成：CCD驅動電路的設計和高速CCD圖像捕捉.CCD驅動電路采用專用的CCD驅動信號處理芯片AD9929，這樣簡化了CCD信號模擬前端設計，提高了設計的穩定性。高速CCD數據捕捉的實現采用的是DSP+FPGA架構，有三部分組成：FPGA的模塊設計、DSP的PDT方式數據傳輸和基于DNK的以太網設計。其中，FPGA模塊設計主要實現以下功能：（1）作為后續數據傳輸的緩沖區：（2）作為DSP的外設控制CCD圖像數據采集與DSP PDT傳輸同步.DSP相關設計主要是實現圖像數據的存儲，與上位機通信以及在上位機上圖像顯示。測試結果表明，該相機圖像清晰度高，傳輸速快，達到了預期的結果，成功的將CCD相機融入了嵌入式機器視覺測控一體機中.
上傳時間： 2022-06-23
上傳用戶：
隨著我國國防現代化建設進程的不斷深化，MIL-STD-1553B標準總線已經廣泛應用于各種軍事應用領域。MIL-STD-1553B標準總線是我國上世紀八十年代引進的一種現代化通訊總線，國內稱為GJB289A-97。該總線技術以其高穩定性和使用靈活等特點成為現代航空電子綜合系統所廣泛采用的通訊總線技術。 1553B總線接口模塊作為總線通訊的基本單元，其性能成為影響航電綜合系統整體性能的一個關鍵因素。目前國內關于1553B總線通訊模塊的對外接口類型較多，而基于嵌入式處理芯片的接口設計并不多見。嵌入式設備具有體積小、重量輕、實時性強、功耗小、穩定性好以及接口方便等優點。 基于以上考慮，論文中提出了以DSP+FPGA為平臺實現MIL-STD-1553B總線的收發控制，通過收發控制器和變壓器實現MIL-STD-1553B總線的電氣連接。根據項目需求，設計分為硬件和軟件兩部分完成。在對MIL-STD-1553B總線協議進行詳細研究后提出了總體設計方案原理圖。再根據方案需求設計各功能模塊。使用硬件描述語言VHDL對各功能模塊進行邏輯和行為描述，最終實現在FPGA中，使其能夠完成1553B數據碼的接受、發送、轉換和與處理器的信息交換等功能。DSP部分采用的是TI公司的TMS320F2812，使用C語言進行軟件的編譯，使其實現總體控制和通訊的調度等功能。 該方案經過實際參與1553B總線通訊系統驗證實驗，證明各項技術指標均達到預定的目標，可以投入實際應用。
上傳時間： 2013-04-24
上傳用戶：671145514
波前處理機是自適應光學系統中實時信號處理和運算的核心，隨著自適應光學系統得發展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數據進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況，接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型，并通過分析DSP芯片以及DSP系統的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統，發揮了DSP和FPGA兩者的優勢，能更好地提高圖像處理系統實時性能，同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計，并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程，并給出了部分的調試結果。 該系統主要優點有：實時性、高速性。硬件設計的執行速度，在高速DSP和FPGA中實現信號處理算法程序，保證了系統實時性的實現；性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-05-30
上傳用戶：fxf126@126.com
近年來，圖像處理與識別技術得到了迅速的發展。人們已經充分認識到圖像處理和識別技術是認識世界、改造世界的重要手段。目前，圖像識別技術已應用到很多領域，滲入到各行各業，在醫學、公安、交通、工業等領域具有廣闊的應用前景。 這篇論文介紹了一種基于DSP＋FPGA構架的實時圖像識別系統。DSP作為圖像識別模塊的核心，負責圖像識別算法的實現；FPGA作為圖像采集模塊的核心，負責圖像的采集，并且完成預處理工作。圖像識別算法的運算量大，并且控制復雜，對系統的性能要求很高。DSP的特殊結構和優良性能很好地滿足了系統的需要，而FPGA的高速性和靈活性也保證了系統實時性，并且簡化了外圍電路，減少了系統設計難度。 系統使用模板匹配和神經網絡算法對數字0～9進行識別。模板匹配一般適用于識別規范化的數字、字符等小型字符集（特別是同一字體的字符集）。由于結構比較簡單，系統處理能力強，模板匹配的識別速度快并且識別率高，取得很好的效果。神經網絡所具有的分布式存儲、高容錯性、自組織和自學習功能，使其對圖像識別問題顯示出極大的優越性。 研究表明，在DSP+FPGA的構架上實現的圖像識別系統，具有結構靈活、通用性強的特點，適用于模塊化設計，有利于提高算法的效率。系統可以充分發揮和結合DSP和FPGA的優勢，準確快速地實現圖像識別。通過軟、硬件的靈活組合，系統可以實現圖像處理大部分的相關功能，使之能夠運用到工業視覺檢測、汽車牌照識別等系統中。
上傳時間： 2013-06-18
上傳用戶：com1com2
CAN-bus(Corltroller Area Network)即控制器局域網，是國際上應用最廣泛的現場總線之一。它是一種多主方式的串行通訊總線，在工業控制通訊方面擁有高位速率，高抗電磁干擾性，而且能夠檢測出產生的任何錯誤。作為一種靈活，可靠的通訊系統，CAN總線已被廣泛運用于各個工業控制現場。 基于FPGA+DSP的CAN總線通訊系統設計主要目標是完成CAN總線的多節點可靠高速性傳輸，通過各節點之間的數據通信以及結點處理單元內部對數據的處理實現整個通信系統間各個單元的協同工作。 本論文中的 CAN 總線通訊系統是完成紅外目標探測系統和控制系統與圖像處理系統的實時通信，其硬件部分采用 DSP+FPGA 作為核心通訊處理單元，通過對 DSP硬件編程和FPGA邏輯模塊的設計實現了在處理單元外部CAN總線多節點之間的信息可靠性傳輸以及處理單元內部DSP和FPGA基于SPI的串行通信，從而完成了在FPGA中對CAN總線數據的處理和運用。
上傳時間： 2013-05-23
上傳用戶：dyy618
H.264/AVC是ITU-T和ISO聯合推出的新標準，采用了近幾年視頻編碼方面的先進技術，以較高編碼效率和網絡友好性成為新一代國際視頻編碼標準。 本文以實現D1格式的H.264/AVC實時編碼器為目標，作者負責系統架構設計，軟硬件劃分以及部分模塊的硬件算法設計與實現。通過對H.264/AVC編碼器中主要模塊的算法復雜度的評估，算法特點的分析，同時考慮到編碼器系統的可伸縮性，可擴展性，本文采用了DSP+FPGA的系統架構。DSP充當核心處理器，而FPGA作為協處理器，針對編碼器中最復雜耗時的模塊一運動估計模塊，設計相應的硬件加速引擎，以提供編碼器所需要的實時性能。 H.264/AVC仍基于以前視頻編碼標準的運動補償混合編碼方案，其中一個主要的不同在于幀間預測采用了可變塊尺寸的運動估計，同時運動向量精度提高到1/4像素。更小和更多形狀的塊分割模式的采用，以及更加精確的亞像素位置的預測，可以改善運動補償精度，提高圖像質量和編碼效率，但同時也大大增加了編碼器的復雜度，因此需要設計專門的硬件加速引擎。 本文給出了1/4像素精度的運動估計基于FPGA的硬件算法設計與實現，包括整像素搜索，像素插值，亞像素(1/2，1/4)搜索以及多模式選擇(支持全部七種塊分割模式)。設計中，將多處理器技術和流水線技術相結合，提供高性能的并行計算能力，同時，采用合理的存儲器組織結構以提供高數據吞吐量，滿足運算的帶寬要求，并使編碼器具有較好的可伸縮性。最后，在Modelsim環境下建立測試平臺，完成了對整個設計的RTL級的仿真驗證，并針對Altera公司的FPGA芯片stratixⅡ系列的EP2S60-4器件進行優化，從而使工作頻率最終達到134MHz，分析數據表明該模塊能夠滿足編碼器的實時性要求。
上傳時間： 2013-07-24
上傳用戶：sn2080395
