亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

胡廣書DSP信號(hào)處理光盤C fortran和matlab算法實(shí)現(xiàn)

胡廣書DSP信號(hào)處理光盤C fortran和matlab算法實(shí)現(xiàn)

標(biāo)簽： fortran matlab DSP 信號(hào)處理

上傳時(shí)間： 2016-05-24

上傳用戶：qb1993225

dsp程序開發(fā)---matlab調(diào)試及直接目標(biāo)代碼生成

dsp程序開發(fā)---matlab調(diào)試及直接目標(biāo)代碼生成

標(biāo)簽： matlab dsp 程序

上傳時(shí)間： 2016-05-29

上傳用戶：wpwpwlxwlx

基于Matlab產(chǎn)品集的DSP應(yīng)用系統(tǒng)的軟件開發(fā)。闡述了Matlab產(chǎn)品集對(duì)DSP應(yīng)用系統(tǒng)的軟件從算法研究、仿真到實(shí)現(xiàn)等各個(gè)開發(fā)環(huán)節(jié)的支持

基于Matlab產(chǎn)品集的DSP應(yīng)用系統(tǒng)的軟件開發(fā)。闡述了Matlab產(chǎn)品集對(duì)DSP應(yīng)用系統(tǒng)的軟件從算法研究、仿真到實(shí)現(xiàn)等各個(gè)開發(fā)環(huán)節(jié)的支持，著重介紹了MathWorks公司推出的Developer s Kit 及其在TI C6701 EVM系統(tǒng)開發(fā)中的應(yīng)用。

標(biāo)簽： Matlab DSP 應(yīng)用系統(tǒng) 仿真

上傳時(shí)間： 2016-06-01

上傳用戶：wqxstar

基于MATLAB/DSP Ｂuild可控信號(hào)發(fā)生器

基于MATLAB/DSP Ｂuild可控信號(hào)發(fā)生器，由Ｍatlab建模綜合，并生成ＶＨＤＬ代碼，由Ｑuartus編譯通過．

標(biāo)簽： MATLAB uild DSP 信號(hào)發(fā)生器

上傳時(shí)間： 2013-12-26

上傳用戶：杜瑩12345

DSP理論分析以及MATLAB詳細(xì)程序?qū)嵗?/a>

標(biāo)簽： MATLAB DSP 分 上傳時(shí)間： 2016-06-10

dsp學(xué)習(xí)中matlab試驗(yàn)源代碼

dsp學(xué)習(xí)中matlab試驗(yàn)源代碼，都已經(jīng)驗(yàn)證成功，需要在MATLAB下運(yùn)行

標(biāo)簽： matlab dsp 源代碼

上傳時(shí)間： 2016-06-23

上傳用戶：love1314

dsp學(xué)習(xí)中matlab試驗(yàn)源代碼

dsp學(xué)習(xí)中matlab試驗(yàn)源代碼，都已經(jīng)驗(yàn)證成功，需要在MATLAB下運(yùn)行，只要是驗(yàn)證離散卷積的問題。

標(biāo)簽： matlab dsp 源代碼

上傳時(shí)間： 2016-06-23

上傳用戶：gxf2016

dsp學(xué)習(xí)中matlab試驗(yàn)源代碼

dsp學(xué)習(xí)中matlab試驗(yàn)源代碼，都已經(jīng)驗(yàn)證成功，需要在MATLAB下運(yùn)行，主要是實(shí)現(xiàn)傅立葉變換，并畫圖展現(xiàn)。

標(biāo)簽： matlab dsp 源代碼

上傳時(shí)間： 2016-06-23

上傳用戶：yan2267246

主要是介紹DSP算法在matlab中的實(shí)現(xiàn)

主要是介紹DSP算法在matlab中的實(shí)現(xiàn)，以及一些工具的使用！

標(biāo)簽： matlab DSP 算法 中的實(shí)現(xiàn)

上傳時(shí)間： 2013-12-26

上傳用戶：jjj0202

分析了MATLAB/Simulink 中DSP Builder 模塊庫(kù)在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)

分析了MATLAB/Simulink 中DSP Builder 模塊庫(kù)在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)， 然后結(jié)合FSK 信號(hào)的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫(kù)建立FSK 信號(hào)發(fā)生器模 型，以及對(duì)FSK 信號(hào)發(fā)生器模型進(jìn)行算法級(jí)仿真和生成VHDL 語(yǔ)言的方法，并在modelsim 中對(duì)FSK 信號(hào)發(fā)生器進(jìn)行RTL 級(jí)仿真，最后介紹了在FPGA 芯片中實(shí)現(xiàn)FSK 信號(hào)發(fā)生器的設(shè) 計(jì)方法。

標(biāo)簽： Simulink Builder MATLAB FPGA

上傳時(shí)間： 2013-11-29

上傳用戶：熊少鋒