亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

dynamic-System

  • LPC314x系列ARM微控制器用戶手冊

    The NXP LPC314x combine a 270 MHz ARM926EJ-S CPU core, High-speed USB 2.0OTG, 192 KB SRAM, NAND flash controller, flexible external bus interface, three channel10-bit A/D, and a myriad of serial and parallel interfaces in a single chip targeted atconsumer, industrial, medical, and communication markets. To optimize system powerconsumption, the LPC314x have multiple power domains and a very flexible ClockGeneration Unit (CGU) that provides dynamic clock gating and scaling.

    標簽: 314x LPC 314 ARM

    上傳時間: 2013-10-11

    上傳用戶:yuchunhai1990

  • LPC315x系列ARM微控制器用戶手冊

    The NXP LPC315x combine an 180 MHz ARM926EJ-S CPU core, High-speed USB 2.0OTG, 192 KB SRAM, NAND flash controller, flexible external bus interface, an integratedaudio codec, Li-ion charger, Real-Time Clock (RTC), and a myriad of serial and parallelinterfaces in a single chip targeted at consumer, industrial, medical, and communicationmarkets. To optimize system power consumption, the LPC315x have multiple powerdomains and a very flexible Clock Generation Unit (CGU) that provides dynamic clockgating and scaling.The LPC315x is implemented as multi-chip module with two side-by-side dies, one fordigital fuctions and one for analog functions, which include a Power Supply Unit (PSU),audio codec, RTC, and Li-ion battery charger.

    標簽: 315x LPC 315 ARM

    上傳時間: 2014-01-17

    上傳用戶:Altman

  • Allegro FPGA System Planner中文介紹

      完整性高的FPGA-PCB系統化協同設計工具   Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃,并可透過FSP做系統化的設計規劃,同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement,借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間,甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構。   Specifying Design Intent   在FSP整合工具內可直接由零件庫選取要擺放的零件,而這些零件可直接使用PCB內的包裝,預先讓我們同步規劃FPGA設計及在PCB的placement。  

    標簽: Allegro Planner System FPGA

    上傳時間: 2013-11-06

    上傳用戶:wwwe

  • Allegro FPGA System Planner中文介紹

      完整性高的FPGA-PCB系統化協同設計工具   Cadence OrCAD and Allegro FPGA System Planner便可滿足較復雜的設計及在設計初級產生最佳的I/O引腳規劃,并可透過FSP做系統化的設計規劃,同時整合logic、schematic、PCB同步規劃單個或多個FPGA pin的最佳化及layout placement,借由整合式的界面以減少重復在design及PCB Layout的測試及修正的過程及溝通時間,甚至透過最佳化的pin mapping、placement后可節省更多的走線空間或疊構。   Specifying Design Intent   在FSP整合工具內可直接由零件庫選取要擺放的零件,而這些零件可直接使用PCB內的包裝,預先讓我們同步規劃FPGA設計及在PCB的placement。  

    標簽: Allegro Planner System FPGA

    上傳時間: 2013-10-19

    上傳用戶:shaojie2080

  • VHDL,Verilog,System verilog比較

      本文簡單討論并總結了VHDL、Verilog,System verilog 這三中語言的各自特點和區別As the number of enhancements to variousHardware Description Languages (HDLs) hasincreased over the past year, so too has the complexityof determining which language is best fora particular design. Many designers and organizationsare contemplating whether they shouldswitch from one HDL to another.

    標簽: Verilog verilog System VHDL

    上傳時間: 2014-03-03

    上傳用戶:zhtzht

  • 主機氣缸油注油器說明書(Alpha Lubricator System Operation (ALCU) manual MC Engines)

    主機氣缸油注油器說明書,Alpha Lubricator System Operation (ALCU) manual MC Engines。

    標簽: Lubricator Operation Engines System

    上傳時間: 2013-10-17

    上傳用戶:ynzfm

  • Award BIOS(Basic Input/Output System)(電腦啟動時所必需)的源碼

    Award BIOS(Basic Input/Output System)(電腦啟動時所必需)的源碼

    標簽: Output System Award Basic

    上傳時間: 2014-01-04

    上傳用戶:ecooo

  • 一段病毒源碼 把目標對準System目錄

    一段病毒源碼 把目標對準System目錄,往里面灌垃圾文件

    標簽: System 病毒 源碼 目錄

    上傳時間: 2014-02-21

    上傳用戶:Ants

  • Generate font for embedded system

    Generate font for embedded system

    標簽: Generate embedded system font

    上傳時間: 2015-01-09

    上傳用戶:sz_hjbf

  • UCL compress and decompress tool, very useful for embedded system

    UCL compress and decompress tool, very useful for embedded system

    標簽: decompress compress embedded system

    上傳時間: 2015-01-09

    上傳用戶:三人用菜

主站蜘蛛池模板: 包头市| 海安县| 景泰县| 昔阳县| 儋州市| 扶沟县| 鸡东县| 敦煌市| 呈贡县| 普陀区| 靖宇县| 中宁县| 河西区| 拜泉县| 泽普县| 老河口市| 胶南市| 彭阳县| 理塘县| 隆化县| 滨州市| 壶关县| 忻城县| 高清| 固始县| 新巴尔虎右旗| 乳山市| 黔西县| 海淀区| 茂名市| 尖扎县| 扎兰屯市| 皋兰县| 龙南县| 思茅市| 三门峡市| 辛集市| 平潭县| 司法| 北川| 东辽县|