高性能ADC產(chǎn)品的出現(xiàn)，給混合信號(hào)測(cè)試領(lǐng)域帶來(lái)前所未有的挑戰(zhàn)。并行ADC測(cè)試方案實(shí)現(xiàn)了多個(gè)ADC測(cè)試過(guò)程的并行化和實(shí)時(shí)化，減少了單個(gè)ADC的平均測(cè)試時(shí)間，從而降低ADC測(cè)試成本。 本文實(shí)現(xiàn)了基于FPGA的ADC并行測(cè)試方法。在閱讀相關(guān)文獻(xiàn)的基礎(chǔ)上，總結(jié)了常用ADC參數(shù)測(cè)試方法和測(cè)試流程。使用FPGA實(shí)現(xiàn)時(shí)域參數(shù)評(píng)估算法和頻域參數(shù)評(píng)估算法，并對(duì)2個(gè)ADC在不同樣本數(shù)條件下進(jìn)行并行測(cè)試。 通過(guò)在FPGA內(nèi)部實(shí)現(xiàn)ADC測(cè)試時(shí)域算法和頻域算法相結(jié)合的方法來(lái)搭建測(cè)試系統(tǒng)，完成音頻編解碼器WM8731L的控制模式接口、音頻數(shù)據(jù)接口、ADC測(cè)試時(shí)域算法和頻域算法的FPGA實(shí)現(xiàn)。整個(gè)測(cè)試系統(tǒng)使用Angilent 33220A任意信號(hào)發(fā)生器提供模擬激勵(lì)信號(hào)，共用一個(gè)FPGA內(nèi)部實(shí)現(xiàn)的采樣時(shí)鐘控制模塊。并行測(cè)試系統(tǒng)將WM8731.L片內(nèi)的兩個(gè)獨(dú)立ADC的串行輸出數(shù)據(jù)分流成左右兩通道，并對(duì)其進(jìn)行串并轉(zhuǎn)換。然后對(duì)左右兩個(gè)通道分別配置一個(gè)fft算法模塊和時(shí)域算法模塊，并行地實(shí)現(xiàn)了ADC參數(shù)的評(píng)估算法。 在樣本數(shù)分別為128和4096的實(shí)驗(yàn)條件下，對(duì)WM8731L片內(nèi)2個(gè)被測(cè).ADC并行地進(jìn)行參數(shù)評(píng)估，被測(cè)參數(shù)包括增益GAIN、偏移量OFFSET、信噪比SNR、信號(hào)與噪聲諧波失真比SINAD、總諧波失真THD等5個(gè)常用參數(shù)。實(shí)驗(yàn)結(jié)果表明，通過(guò)在FPGA內(nèi)配置2個(gè)獨(dú)立的參數(shù)計(jì)算模塊，可并行地實(shí)現(xiàn)對(duì)2個(gè)相同ADC的參數(shù)評(píng)估，減小單個(gè)ADC的平均測(cè)試時(shí)間。 FPGA片內(nèi)實(shí)時(shí)評(píng)估算法的實(shí)現(xiàn)節(jié)省了測(cè)試樣本傳輸至自動(dòng)測(cè)試機(jī)PC端的時(shí)間。而且只需將HDL代碼多次復(fù)制，就可實(shí)現(xiàn)多個(gè)被測(cè)ADC在同一時(shí)刻并行地被評(píng)估，配置靈活?；贔PGA的ADC并行測(cè)試方法易于實(shí)現(xiàn)，具有可行性，但由于噪聲的影響，測(cè)試精度有待進(jìn)一步提高。該方法可用于自動(dòng)測(cè)試機(jī)的混合信號(hào)選項(xiàng)卡或測(cè)試子系統(tǒng)。 關(guān)鍵詞：ADC測(cè)試；并行；參數(shù)評(píng)估；FPGA；FFT
上傳時(shí)間： 2013-07-11
上傳用戶：tdyoung
自20世紀(jì)80年代以來(lái)，正交頻分復(fù)用技術(shù)不但在廣播式數(shù)字音頻和視頻領(lǐng)域得到廣泛的應(yīng)用，而且已經(jīng)成為無(wú)線局域網(wǎng)標(biāo)準(zhǔn)(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高，成本低等原因越來(lái)越受到人們的關(guān)注。隨著人們對(duì)通信數(shù)據(jù)化、寬帶化、個(gè)人化和移動(dòng)化需求的增強(qiáng)，OFDM技術(shù)在綜合無(wú)線接入領(lǐng)域?qū)?huì)獲得越來(lái)越廣泛的應(yīng)用。人們開(kāi)始集中越來(lái)越多的精力開(kāi)發(fā)OFDM技術(shù)在移動(dòng)通信領(lǐng)域的應(yīng)用，本文也是基于無(wú)線通信平臺(tái)上的OFDM技術(shù)的運(yùn)用。 本文的所有內(nèi)容都是建立在空地?cái)?shù)據(jù)無(wú)線通信系統(tǒng)下行鏈路FPGA實(shí)現(xiàn)基礎(chǔ)上的。本文作者的主要工作集中在鏈路接收端的FPGA實(shí)現(xiàn)和調(diào)試上。主要包括幀同步(時(shí)間同步)算法的研究與設(shè)計(jì)、OFDM頻率同步算法的研究與設(shè)計(jì)以及同步模塊、OFDM解調(diào)模塊、QAM解調(diào)模塊的FPGA實(shí)現(xiàn)。最終實(shí)現(xiàn)高速數(shù)字圖像傳輸系統(tǒng)下行鏈路在無(wú)線環(huán)境中連通。 對(duì)于無(wú)線移動(dòng)通信系統(tǒng)而言，多普勒頻移、收發(fā)設(shè)備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性，從而導(dǎo)致ICI，影響系統(tǒng)性能。另外，由于OFDM系統(tǒng)大多采用IFFT/FFT實(shí)現(xiàn)調(diào)制解調(diào)，因此在接收方確定FFT的起點(diǎn)對(duì)數(shù)據(jù)的正確解調(diào)也至關(guān)重要。同步技術(shù)即是針對(duì)系統(tǒng)中存在的定時(shí)偏差、頻率偏差進(jìn)行定時(shí)、頻偏的估計(jì)與補(bǔ)償，來(lái)減少各種同步偏差對(duì)系統(tǒng)性能的影響。在OFDM實(shí)現(xiàn)的關(guān)鍵技術(shù)中，同步技術(shù)是十分重要的一部分。本文花費(fèi)了三個(gè)章節(jié)闡述了同步技術(shù)的原理、算法和實(shí)現(xiàn)方法。 目前OFDM系統(tǒng)的載波同步方案，可以歸納為三大類(lèi)：輔助數(shù)據(jù)類(lèi)，盲估計(jì)類(lèi)和基于循環(huán)前綴的半盲估計(jì)類(lèi)。本文首先分析了各種載波同步方案的優(yōu)缺點(diǎn)，并舉例說(shuō)明了各個(gè)載波同步方式的實(shí)現(xiàn)方法。然后具體闡述了本文在FPGA平臺(tái)上實(shí)現(xiàn)的OFDM接收端同步的同步方式，包括其具體算法和FPGA實(shí)現(xiàn)結(jié)構(gòu)。本文所采用的幀同步和頻率同步方案都是采用輔助數(shù)據(jù)類(lèi)的，在闡述其具體算法的同時(shí)對(duì)算法在不同參數(shù)和不同形式下的性能做出了仿真對(duì)比分析。 OFDM的解調(diào)采用fft算法，在FPGA上的實(shí)現(xiàn)是十分方便的。本文主要闡述其實(shí)現(xiàn)結(jié)構(gòu)，重點(diǎn)放在提取有效數(shù)據(jù)部分有效數(shù)據(jù)位置的推導(dǎo)過(guò)程。最后介紹了本文實(shí)現(xiàn)QAM軟解調(diào)的解調(diào)方法。 本文闡述算法采用先提出原理，然后給出具體公式，再根據(jù)公式中的系數(shù)和變量分析算法性能的方式。在闡述實(shí)現(xiàn)方式時(shí)首先給出實(shí)現(xiàn)框圖，然后對(duì)框圖中比較重要或者復(fù)雜的部分進(jìn)行詳細(xì)闡述。在介紹完每個(gè)模塊實(shí)現(xiàn)方式之后給出了仿真或者上板結(jié)果，最后再給出整體測(cè)試結(jié)果。
上傳時(shí)間： 2013-06-26
上傳用戶：希醬大魔王
隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號(hào)處理廣泛應(yīng)用于聲納、雷達(dá)、通訊語(yǔ)音處理和圖像處理等領(lǐng)域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號(hào)處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運(yùn)算效率。 處理器一般要求具有高速度、高精度、大容量和實(shí)時(shí)處理的性能，而現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來(lái)迅速發(fā)展起來(lái)的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢(shì)。論文采用了在FPGA中實(shí)現(xiàn)fft算法的方案。 數(shù)字信號(hào)處理板的硬件電路設(shè)計(jì)是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎(chǔ)上，根據(jù)實(shí)時(shí)處理的要求，給出了數(shù)字信號(hào)處理板的硬件設(shè)計(jì)方案并對(duì)硬件電路的實(shí)現(xiàn)進(jìn)行了分析和說(shuō)明。 依據(jù)數(shù)字系統(tǒng)的設(shè)計(jì)方法，分別采用基二按時(shí)間抽取fft算法、基四按時(shí)間抽取fft算法以及FFT兆核函數(shù)三種方法利用硬件描述語(yǔ)言(VHSICHardware Description Language，VHDL)實(shí)現(xiàn)了1024點(diǎn)的FFT，接著對(duì)三種方法進(jìn)行了評(píng)估，得出了FPGA完全能滿足處理器的實(shí)時(shí)處理的要求的結(jié)論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語(yǔ)言編寫(xiě)了USB接口芯片ISP1581的固件程序，實(shí)現(xiàn)了設(shè)備的枚舉過(guò)程。
上傳時(shí)間： 2013-06-27
上傳用戶：a937518043
目前，數(shù)字信號(hào)處理廣泛應(yīng)用于通信、雷達(dá)、聲納、語(yǔ)音與圖像處理等領(lǐng)域，信號(hào)處理算法理論己趨于成熟，但其具體硬件實(shí)現(xiàn)方法卻值得探討。FPGA是近年來(lái)廣泛應(yīng)用的超大規(guī)模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性，在超高速信號(hào)處理和實(shí)時(shí)測(cè)控方面有非常廣泛的應(yīng)用。本文對(duì)FPGA的數(shù)據(jù)采集與處理技術(shù)進(jìn)行研究，基于FPGA在數(shù)據(jù)采樣控制和信號(hào)處理方面的高性能和單片系統(tǒng)發(fā)展的新熱點(diǎn)，把FPGA作為整個(gè)數(shù)據(jù)采集與處理系統(tǒng)的控制核心。主要研究?jī)?nèi)容如下： FPGA的單片系統(tǒng)研究。針對(duì)數(shù)據(jù)采集與處理，對(duì)FPGA進(jìn)行選型，設(shè)計(jì)了基于FPGA的單片系統(tǒng)的結(jié)構(gòu)。把整個(gè)控制系統(tǒng)分為三個(gè)部分：多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊。 多通道采樣控制模塊的設(shè)計(jì)。利用4片AD7506和一片AD7862對(duì)64路模擬量進(jìn)行周期采樣，分別設(shè)計(jì)了通道選擇控制模塊和A/D轉(zhuǎn)換控制模塊，并進(jìn)行了仿真，完成了基于FPGA的多通道采樣控制。 數(shù)據(jù)處理模塊的設(shè)計(jì)。fft算法在數(shù)字信號(hào)處理中占有重要的地位，因此本文研究了FFT的硬件實(shí)現(xiàn)結(jié)構(gòu)，提出了用FPGA實(shí)現(xiàn)FFT的一種設(shè)計(jì)思想，給出了總體實(shí)現(xiàn)框圖。分別設(shè)計(jì)了旋轉(zhuǎn)因子復(fù)數(shù)乘法器，碟形運(yùn)算單元，存儲(chǔ)器，控制器，并分別進(jìn)行了仿真。重點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了fft算法中的蝶形處理單元，采用了一種高效乘法器算法設(shè)計(jì)實(shí)現(xiàn)了蝶形處理單元中的旋轉(zhuǎn)因子乘法器，從而提高了蝶形處理器的運(yùn)算速度，降低了運(yùn)算復(fù)雜度。理論分析和仿真結(jié)果表明，狀態(tài)機(jī)控制器成功地對(duì)各個(gè)模塊進(jìn)行了有序、協(xié)調(diào)的控制。 存儲(chǔ)控制模塊的設(shè)計(jì)。利用閃存芯片K9K1G08UOA對(duì)采集處理后的數(shù)據(jù)進(jìn)行存儲(chǔ)，設(shè)計(jì)了FPGA與閃存的硬件連接，設(shè)計(jì)了存儲(chǔ)控制模塊。 本文對(duì)fft算法的硬件實(shí)現(xiàn)進(jìn)行了研究，結(jié)合單片系統(tǒng)的特點(diǎn)，把整個(gè)系統(tǒng)分為多通道采樣控制模塊，數(shù)據(jù)處理模塊，存儲(chǔ)控制模塊進(jìn)行設(shè)計(jì)和仿真。設(shè)計(jì)采用VHDL編寫(xiě)程序的源代碼。仿真測(cè)試結(jié)果表明，此FPGA單片系統(tǒng)可完成對(duì)實(shí)時(shí)信號(hào)的高速采集與處理。
標(biāo)簽： FPGA 數(shù)據(jù)采集 處理技術(shù)
上傳時(shí)間： 2013-04-24
上傳用戶：362279997
現(xiàn)代通信系統(tǒng)對(duì)帶寬和數(shù)據(jù)速率的要求越來(lái)越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優(yōu)點(diǎn)，成為解決企業(yè)、家庭、公共場(chǎng)所等高速因特網(wǎng)接入的需求與越來(lái)越擁擠的頻率資源分配之間的矛盾的技術(shù)手段。 論文主要圍繞兩方面展開(kāi)分析：一是介紹用于UWB無(wú)載波脈沖調(diào)制及直接序列碼分多址調(diào)制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構(gòu)建UWB多元通信和多用戶通信的系統(tǒng)性能。二是分析了UWB的多帶頻分復(fù)用物理層提案(MBOA)的調(diào)制技術(shù)，并在FPGA上實(shí)現(xiàn)了調(diào)制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調(diào)制系統(tǒng)，獲得高數(shù)據(jù)速率。調(diào)整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調(diào)制的接收機(jī)需要M/2個(gè)相關(guān)器，遠(yuǎn)比M元正交調(diào)制所需的相關(guān)器數(shù)量少。誤碼率一定時(shí)，維數(shù)M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動(dòng)時(shí)延的影響，但當(dāng)抖動(dòng)時(shí)延范圍小于0.02ns時(shí)，其影響較為不明顯。本文認(rèn)為1～8階的Hermite脈沖皆可用，可構(gòu)成16元雙正交系統(tǒng)。 正交Hermite脈沖集也可以構(gòu)造UWB多用戶系統(tǒng)。各用戶的信息用不同的Hermite脈沖同時(shí)傳輸，其多用戶的誤比特率上限低于高斯單脈沖構(gòu)成的PPM多用戶系統(tǒng)的誤比特率，所以其系統(tǒng)性能更優(yōu)。正交Hermite脈沖還可以用于UWB的DS-CDMA調(diào)制，在8個(gè)脈沖可用的情況下，最多可容64個(gè)用戶同時(shí)通信。 基于MBOA提出的UWB物理層協(xié)議，本文用Verilog硬件語(yǔ)言實(shí)現(xiàn)了調(diào)制與解調(diào)結(jié)構(gòu)，并用Modelsim做了時(shí)序驗(yàn)證。用Verilog編程實(shí)現(xiàn)的輸出數(shù)據(jù)與Matlab生成的UWB建模的輸出結(jié)果一致。為了達(dá)到UWBMB-OFDM系統(tǒng)的FFT處理器的要求，一個(gè)混和基多通道流水線的fft算法結(jié)構(gòu)被提出。其有效的實(shí)現(xiàn)方法也被提出。這種結(jié)構(gòu)采用多通道以獲得高的數(shù)據(jù)吞吐量。此外，它用于存儲(chǔ)和復(fù)數(shù)乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復(fù)數(shù)乘法器的數(shù)量。在132MHz的工作頻率下，整個(gè)128點(diǎn)FFT變換在此結(jié)構(gòu)模式下只需要242.4ns,滿足了MBOA的要求。
上傳時(shí)間： 2013-07-29
上傳用戶：TI初學(xué)者
本文結(jié)合工程需要詳細(xì)論述了一種數(shù)字相位計(jì)的實(shí)現(xiàn)方法，該方法是基于FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)芯片運(yùn)用FFT(快速傅立葉變換)算法完成的。首先，從相位測(cè)量的原理出發(fā)，分析了傳統(tǒng)相位計(jì)的缺點(diǎn)，給出了一種高可靠性的相位檢測(cè)實(shí)用算法，其算法核心是對(duì)采集信號(hào)進(jìn)行FFT變換，通過(guò)頻譜分析，實(shí)現(xiàn)對(duì)參考信號(hào)和測(cè)量信號(hào)初相位的檢測(cè)，并同時(shí)闡述了FPGA在實(shí)現(xiàn)數(shù)字相位計(jì)核心fft算法中的優(yōu)勢(shì)。在優(yōu)化的硬件結(jié)構(gòu)中，利用多個(gè)乘法器并行運(yùn)算的方式加快了蝶形運(yùn)算單元的運(yùn)算速度；內(nèi)置雙端口RAM、旋轉(zhuǎn)因子ROM使數(shù)據(jù)存儲(chǔ)的速度得到提高；采用了流水線的工作方式使數(shù)據(jù)的存儲(chǔ)、運(yùn)算在時(shí)間上達(dá)到匹配。整個(gè)設(shè)計(jì)采用VHDL(超高速硬件描述語(yǔ)言)語(yǔ)言作為系統(tǒng)內(nèi)部硬件結(jié)構(gòu)的描述手段，在Altera的QuartusⅡ軟件支持下完成。仿真結(jié)果表明，基于FPGA實(shí)現(xiàn)的fft算法無(wú)論在速度和精度上都滿足了相位測(cè)量的需要，其運(yùn)算64點(diǎn)數(shù)據(jù)僅需27.5us，最大誤差在1％之內(nèi)。
標(biāo)簽： FPGA 數(shù)字 相位計(jì)
上傳時(shí)間： 2013-06-04
上傳用戶：lgnf
隨著電力系統(tǒng)的迅速發(fā)展和電力電子技術(shù)的廣泛應(yīng)用，電能污染日益嚴(yán)重，電能質(zhì)量問(wèn)題已經(jīng)成為電力部門(mén)及電力用戶越來(lái)越關(guān)注的問(wèn)題。電能質(zhì)量的各項(xiàng)指標(biāo)若偏離正常水平過(guò)大，會(huì)給發(fā)電、輸變電和用電設(shè)備帶來(lái)不同程度的危害。電能質(zhì)量的好壞直接關(guān)系到國(guó)民經(jīng)濟(jì)的總體效益，因此對(duì)電能質(zhì)量進(jìn)行檢測(cè)和分析從而提高和改善電能質(zhì)量具有非常重要的意義。 本文首先介紹了電能質(zhì)量的基本概念，對(duì)各種電能質(zhì)量問(wèn)題的分類(lèi)、特征及產(chǎn)生原因和危害作了詳細(xì)的闡述。通過(guò)對(duì)電能質(zhì)量各項(xiàng)指標(biāo)（供電電壓偏差、頻率偏差、公用電網(wǎng)諧波、三相電壓不平衡度、電壓波動(dòng)與閃變）的分析，以傳統(tǒng)的傅立葉變換理論為基礎(chǔ)，針對(duì)目前電能質(zhì)量分析的難點(diǎn)即對(duì)突變的、暫態(tài)的、非平穩(wěn)的信號(hào)的檢測(cè)與分類(lèi)，提出了基于快速傅立葉變換的暫態(tài)電能質(zhì)量分析方法。 在系統(tǒng)的研究了電能質(zhì)量分析的相關(guān)理論和檢測(cè)技術(shù)的基礎(chǔ)上，針對(duì)電能質(zhì)量分析系統(tǒng)中需要支持復(fù)雜算法和保持實(shí)時(shí)性的特殊要求，研制了基于DSP與ARM構(gòu)架的嵌入式電能質(zhì)量分析系統(tǒng)的硬件平臺(tái)和軟件系統(tǒng)。重點(diǎn)分析了DSP與ARM的選型依據(jù)、結(jié)構(gòu)特點(diǎn)、具體應(yīng)用等。并且詳細(xì)的介紹了硬件平臺(tái)的各部分組成和電路原理圖。隨后，提出了該裝置軟件部分設(shè)計(jì)思想，其中重點(diǎn)介紹了DSP部分的fft算法設(shè)計(jì)、ARM部分的UC/OS-II操作系統(tǒng)移植和MiniGUI圖形界面開(kāi)發(fā)。最后對(duì)論文的主要工作進(jìn)行了總結(jié)，對(duì)以后可深入研究的方向進(jìn)行了展望。
上傳時(shí)間： 2013-05-22
上傳用戶：hw1688888
隨著電力系統(tǒng)的迅速發(fā)展和電力電子技術(shù)的廣泛應(yīng)用，電能污染日益嚴(yán)重，電能質(zhì)量問(wèn)題已經(jīng)成為電力部門(mén)及電力用戶越來(lái)越關(guān)注的問(wèn)題。電能質(zhì)量的各項(xiàng)指標(biāo)若偏離正常水平過(guò)大，會(huì)給發(fā)電、輸變電和用電設(shè)備帶來(lái)不同程度的危害。電能質(zhì)量的好壞直接關(guān)系到國(guó)民經(jīng)濟(jì)的總體效益，因此對(duì)電能質(zhì)量進(jìn)行檢測(cè)和分析從而提高和改善電能質(zhì)量具有非常重要的意義。 本文首先介紹了電能質(zhì)量的基本概念，對(duì)各種電能質(zhì)量問(wèn)題的分類(lèi)、特征及產(chǎn)生原因和危害作了詳細(xì)的闡述。通過(guò)對(duì)電能質(zhì)量各項(xiàng)指標(biāo)(供電電壓偏差、頻率偏差、公用電網(wǎng)諧波、三相電壓不平衡度、電壓波動(dòng)與閃變)的分析，以傳統(tǒng)的傅立葉變換理論為基礎(chǔ)，針對(duì)目前電能質(zhì)量分析的難點(diǎn)即對(duì)突變的、暫態(tài)的、非平穩(wěn)的信號(hào)的檢測(cè)與分類(lèi)，提出了基于小波變換的暫態(tài)電能質(zhì)量分析方法。利用小波變換模極大值原理檢測(cè)信號(hào)奇異點(diǎn)作為是否發(fā)生暫態(tài)擾動(dòng)的判據(jù)，克服了傳統(tǒng)方法中無(wú)時(shí)域局部性的缺點(diǎn)。 在系統(tǒng)的研究了電能質(zhì)量分析的相關(guān)理論和檢測(cè)技術(shù)的基礎(chǔ)上，針對(duì)電能質(zhì)量分析系統(tǒng)中需要支持復(fù)雜算法和保持實(shí)時(shí)性的特殊要求，研制了基于DSP與ARM構(gòu)架的嵌入式電能質(zhì)量分析系統(tǒng)的硬件平臺(tái)和軟件系統(tǒng)。重點(diǎn)分析了DSP與ARM的選型依據(jù)、結(jié)構(gòu)特點(diǎn)、具體應(yīng)用等。并且詳細(xì)的介紹了硬件平臺(tái)的各部分組成和電路原理圖。隨后，提出了該裝置軟件部分設(shè)計(jì)思想，其中重點(diǎn)介紹了DSP部分的fft算法設(shè)計(jì)、ARM部分的uC/OS-II操作系統(tǒng)移植和MiniGUI圖形界面開(kāi)發(fā)。最后對(duì)論文的主要工作進(jìn)行了總結(jié)，對(duì)以后可深入研究的方向進(jìn)行了展望。
標(biāo)簽： DSP ARM 電能質(zhì)量監(jiān)測(cè)
上傳時(shí)間： 2013-07-10
上傳用戶：ZJX5201314
隨著國(guó)民經(jīng)濟(jì)的發(fā)展，電力電子設(shè)備得到廣泛應(yīng)用，使得電網(wǎng)中的諧波污染越來(lái)越嚴(yán)重，極大地危害了電力設(shè)備的安全運(yùn)行。電網(wǎng)中的諧波成份非常復(fù)雜，因此諧波的檢測(cè)分析，是消除或降低諧波污染的前提。 通過(guò)大量資料的收集、閱讀及相關(guān)技術(shù)的研究，本文分析了嵌入式系統(tǒng)在電力系統(tǒng)測(cè)控中的應(yīng)用優(yōu)勢(shì)，設(shè)計(jì)了以ARM7TDMI內(nèi)核處理器LPC2214為核心的電網(wǎng)諧波檢測(cè)分析系統(tǒng)。系統(tǒng)主要實(shí)現(xiàn)低壓配電網(wǎng)三相電壓、電流的諧波檢測(cè)與分析，包括電量數(shù)據(jù)采集和諧波分析兩個(gè)部分。詳細(xì)分析了諧波檢測(cè)分析系統(tǒng)的工作原理，明確了系統(tǒng)功能需求，對(duì)系統(tǒng)各模塊進(jìn)行了設(shè)計(jì)，通過(guò)多路同步采集將電網(wǎng)電量數(shù)據(jù)輸入系統(tǒng)，在處理器中完成數(shù)據(jù)倒序處理和快速傅立葉變換等相關(guān)的運(yùn)算處理工作，可以得到各次諧波含量。 通過(guò)文中設(shè)計(jì)的硬件同步電路，可以準(zhǔn)確獲得電網(wǎng)信號(hào)三相電壓與電流周期，通過(guò)同步采樣的方法，消除或減小因快速傅立葉變換存在的頻譜泄漏和柵欄效應(yīng)的誤差。結(jié)合諧波檢測(cè)分析的需求與fft算法的特點(diǎn)，為了減小響應(yīng)時(shí)間，提高運(yùn)算速度，采用了實(shí)序列快速傅立葉變換對(duì)數(shù)據(jù)的整合運(yùn)算，即通過(guò)一次快速傅立葉變換運(yùn)算，完成各相電流與電壓兩組數(shù)據(jù)從時(shí)域到頻域的轉(zhuǎn)換，并分析得到頻域幅值和時(shí)域幅值之間的線性關(guān)系，避免了傅立葉反變換運(yùn)算，提高了運(yùn)算速度，實(shí)現(xiàn)諧波的準(zhǔn)確檢測(cè)。 最后經(jīng)過(guò)樣機(jī)測(cè)試證明，本文設(shè)計(jì)的電網(wǎng)諧波檢測(cè)與分析系統(tǒng)能夠準(zhǔn)確、可靠的實(shí)現(xiàn)諧波含量的檢測(cè)與分析。
標(biāo)簽： ARM 電網(wǎng)諧波 檢測(cè) 分
上傳時(shí)間： 2013-07-10
上傳用戶：zfh920401
隨著電力電子技術(shù)的發(fā)展，電網(wǎng)中的諧波污染越來(lái)越嚴(yán)重，已成為電網(wǎng)中的“公害”。因此，對(duì)電網(wǎng)諧波進(jìn)行監(jiān)測(cè)與研究是限制、消除諧波危害的前提，也是保證供電系統(tǒng)安全經(jīng)濟(jì)運(yùn)行及保證設(shè)備和人身安全的迫切需要。本文在分析了國(guó)內(nèi)外諧波檢測(cè)技術(shù)的現(xiàn)狀和發(fā)展方向的基礎(chǔ)上，對(duì)電壓諧波監(jiān)測(cè)及消諧裝置進(jìn)行了整體研究及設(shè)計(jì)。選擇STR710作為核心處理器，以CS8900A以太網(wǎng)控制器和雙向可控硅等作為外圍芯片，設(shè)計(jì)并實(shí)現(xiàn)了基于ARM7的電壓諧波監(jiān)測(cè)裝置，同時(shí)在IAREmbeddedWorkbenchforARMversion4.31環(huán)境下利用fft算法實(shí)現(xiàn)了諧波監(jiān)測(cè)，最后對(duì)嵌入式以太網(wǎng)接口進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)。
標(biāo)簽： ARM 電壓諧波 消諧裝置 監(jiān)測(cè)
上傳時(shí)間： 2013-07-12
上傳用戶：tianjinfan
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
