現場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的,它結合了微電子技術、電路技術和EDA(Electronics Design Automation)技術。隨著它的廣泛應用和快速發展,使設計電路的規模和集成度不斷提高,同時也帶來了電子系統設計方法和設計思想的不斷推陳出新。 隨著數字電子技術的發展,數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。離散傅立葉變換(DFT)作為數字信號處理中的基本運算,發揮著重要作用。而快速傅里葉變換(fft)算法的提出,使離散傅里葉變換的運算量減小了幾個數量級,使得數字信號處理的實現變得更加容易。fft已經成為現代數字信號處理的核心技術之一,因此對fft算法及其實現方法的研究具有很強的理論和現實意義。 本文主要研究如何利用FPGA實現fft算法,研制具有自主知識產權的fft信號處理器。該設計采用高效基-16算法實現了一種4096點fft復數浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯實現,僅用8個實數乘法器就可實現基-16蝶形單元所需的8次復數乘法運算,在保持處理速度的優勢下,比傳統的基-16算法節省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設計的基礎上,本文完成了整個fft處理器電路的FPGA設計。首先基于對處理器功能和特點的分析,研究了fft算法的選取和優化,并完成了處理器體系結構的設計；在此基礎上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發環境中實現了處理器各個模塊的RTL設計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個fft處理器的電路設計實現。 經過仿真驗證,本文所設計的fft處理器芯片運行速度達到了100MHz,占用的FPGA門數為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設計要求。
標簽：
FPGA
fft
信號處理器
上傳時間：
2013-04-24
上傳用戶：科學怪人
