亚洲激情中文字幕,国产成人中文字幕,中文字幕亚洲国产

fft

快速傅里葉變換(fastFouriertransform),即利用計算機計算離散傅里葉變換（DFT)的高效、快速計算方法的統(tǒng)稱，簡稱fft。快速傅里葉變換是1965年由J.W.庫利和T.W.圖基提出的。采用這種算法能使計算機計算離散傅里葉變換所需要的乘法次數(shù)大為減少，特別是被變換的抽樣點數(shù)N越多，fft算法計算量的節(jié)省就越顯著。

基于FPGA/CPLD實現(xiàn)的fft算法與仿真分析

可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應用于數(shù)字信號處理領域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性，能夠方便地實現(xiàn)系統(tǒng)的集成與功能擴展。 fft的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了fft的運算速度。同時，流水線寄存器能夠寄存蝶形運算中的公共項，這樣在設計蝶形處理器時只用到了一個乘法器和兩個加法器，降低了硬件電路的復雜度。為了進一步提高fft的運算速度，本文在深入研究各種乘法器算法的基礎上，為蝶形處理器設計了一個并行乘法器。在實現(xiàn)該乘法器時，本文采用改進的布斯算法，用以減少部分積的個數(shù)。同時，使用華萊士樹結(jié)構(gòu)和4-2壓縮器對部分積并行相加。本文以32點復數(shù)fft為例進行設計與邏輯綜合。通過設計相應的存儲單元，地址生成單元和控制單元完成fft電路。電路的仿真結(jié)果與軟件計算結(jié)果相符，證明了本文所提出的算法的正確性。另外，本文還對設計結(jié)果提出了進一步的改進方案，在乘法器內(nèi)加入一級流水線寄存器，使fft的速度能夠提高到當前速度的兩倍，這在實時性要求較高的場合具有極高的實用價值。

標簽： FPGA CPLD fft 算法

上傳時間： 2013-07-18

上傳用戶：wpt
基于FPGA的1024點流水線工作方式的fft實現(xiàn)

本文主要研究基于FPGA的高速流水線工作方式的fft實現(xiàn)。圍繞這個目標利用Xilinx公司VIRTEX_Ⅱ系列FPGA，及其提供的ISE設計工具、modelsim仿真工具、Synplify綜合工具及MATLAB，完成了流水線工作方式的fft中基于每一階運算單元的高效復數(shù)乘法器的設計、各階控制單元的設計、數(shù)據(jù)存儲器的設計，從而完成1024點流水線工作方式的fft，達到工作在50MHZ時鐘頻率的設計要求。

標簽： FPGA 1024 fft 流水線

上傳時間： 2013-04-24

上傳用戶：KSLYZ
自定制Nios處理器的fft算法指令

本文深入研究了Nios 自定制指令的軟硬件接口，基于Altera 的IP 核fft V2.2.0實現(xiàn)了變換長度為1024 點的高速復數(shù)fft 算法，提出了一種在Nios 嵌入式系統(tǒng)中定制用戶fft 算

標簽： Nios fft 定制處理器

上傳時間： 2013-04-24

上傳用戶：hfmm633
fft

fft的 n點算法很實用大家要的下載吧-fft

標簽： fft

上傳時間： 2013-04-24

上傳用戶：西伯利亞
C51的fft

fft的單片機計算方法，挺好使的，要的請下，不要積分

標簽： C51 fft

上傳時間： 2013-07-14

上傳用戶：qiaoyue
高精度電網(wǎng)功率因數(shù)測量加權(quán)插值fft優(yōu)化算法

高精度電網(wǎng)功率因數(shù)測量加權(quán)插值fft優(yōu)化算法

標簽： fft 高精度電網(wǎng) 功率因數(shù)

上傳時間： 2013-05-22

上傳用戶：88mao
基于FPGA實現(xiàn)可擴展高速fft處理器的研究

DFT(離散傅立葉變換)作為將信號從時域轉(zhuǎn)換到頻域的基本運算,在各種數(shù)字信號處理中起著核心作用

標簽： FPGA fft 擴展處理器

上傳時間： 2013-08-04

上傳用戶：wangdean1101
基于FPGA的32位浮點數(shù)據(jù)fft及Ifft的設計與實現(xiàn)

fft/Ifft是時域信號與頻域信號之間轉(zhuǎn)換的基本運算，是數(shù)字信號處理的核心工具之一，因此，它廣泛地應用于許多領域。在數(shù)字化的今天，不論是在通信領域還是在圖像處理領域，對數(shù)字信號處理的速度、精度和實時性要求不斷提高。為滿足不斷提高的要求，國內(nèi)外不斷地推出各種fft/Ifft處理器，主要處理器有ASIC、DSP芯片、FPGA等。由于FPGA具有可反復編程的特點及豐富資源，所以它受到廣泛的關注。本論文就是一種基于FPGA實現(xiàn)浮點型數(shù)據(jù)的fft及Ifft處理器，該處理器使用A1tera公司的Stratix Ⅱ系列的FPGA芯片。它主要采用流水線結(jié)構(gòu)，這種結(jié)構(gòu)可以使各級運算并行處理，對輸入進來的數(shù)據(jù)進行連續(xù)處理，提高了運算速度，滿足了系統(tǒng)的實時性要求；另外處理器所處理的數(shù)據(jù)是32位浮點型的，因此它同時提高了運算的精度。

標簽： FPGA Ifft fft 浮點

上傳時間： 2013-07-12

上傳用戶：cuicuicui
基于FPGA的fft處理器的實現(xiàn)

現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應用和發(fā)展，也使電子設計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設計方法和設計思想的不斷推陳出新。隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域。快速傅里葉變換(fft)作為數(shù)字信號處理的核心技術之一，是離散傅里葉變換的運算時間縮短了幾個數(shù)量級。fft已經(jīng)成為現(xiàn)代信號處理的重要理論之一。該文的目的就是研究如何應用FPGA實現(xiàn)fft算法，研制具有自己知識產(chǎn)權(quán)的fft信號處理器具有重要的理論意義和實用意義。設計采用基4算法設計了一個具有實用價值的fft實時硬件處理器。其中使用了改進的CORDIC流水線結(jié)構(gòu)設計了fft的蝶型運算單元，將硬件不易于實現(xiàn)、運算緩慢的乘法單元轉(zhuǎn)換成硬件易于實現(xiàn)、運算快捷的加法單元。并根據(jù)基4算法的尋址特點設計了簡單快速的地址發(fā)生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以提高。整個設計利用ALTERA公司提供的QUARTUSⅡ4.0開發(fā)軟件，采用先進的層次化設計思想，使用一片F(xiàn)PGA芯片完成了整個fft處理器的電路設計。整體設計經(jīng)過時序仿真和硬件仿真，運行速度達到100MHz以上。

標簽： FPGA fft 處理器

上傳時間： 2013-07-01

上傳用戶：FFAN
基于FPGA的fft數(shù)字處理器的硬件實現(xiàn)

DFT(Discrete Fourier Transformation)是數(shù)字信號分析與處理如圖形、語音及圖像等領域的重要變換工具,直接計算DFT的計算量與變換區(qū)間長度N的平方成正比.當N較大時,因計算量太大,直接用DFT算法進行譜分析和喜好的實時處理是不切實際的.快速傅里葉變換(Fast Fourier Transformation,簡稱fft)使DFT運算效率提高1~2個數(shù)量級.本文的目的就是研究如何應用FPGA這種大規(guī)模可編程邏輯器件實現(xiàn)fft的算法.本設計主要采用先進的基-4DIT算法研制一個具有實用價值的fft實時硬件處理器.在fft實時硬件處理器的設計實現(xiàn)過程中,利用遞歸結(jié)構(gòu)以及成組浮點制運算方式,解決了蝶形計算、數(shù)據(jù)傳輸和存儲操作協(xié)調(diào)一致問題.合理地解決了位增長問題.同時,采用并行高密度乘法器和流水線(pipeline)工作方式,并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部,使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以很大提高,實際合理地解決了資源和速度之間相互制約的問題.本設計采用Verilog HDL硬件描述語言進行設計,由于在設計中采用Xilinx公司提供的稱為Core的IP功能塊極大地提高了設計效率.

標簽： FPGA fft 數(shù)字處理器硬件實現(xiàn)

上傳時間： 2013-06-20

上傳用戶：小碼農(nóng)lz

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

fft

基于FPGA/CPLD實現(xiàn)的fft算法與仿真分析

基于FPGA的1024點流水線工作方式的fft實現(xiàn)

自定制Nios處理器的fft算法指令

fft

C51的fft

高精度電網(wǎng)功率因數(shù)測量加權(quán)插值fft優(yōu)化算法

基于FPGA實現(xiàn)可擴展高速fft處理器的研究

基于FPGA的32位浮點數(shù)據(jù)fft及Ifft的設計與實現(xiàn)

基于FPGA的fft處理器的實現(xiàn)

基于FPGA的fft數(shù)字處理器的硬件實現(xiàn)