基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
標(biāo)簽： FPGA 算法 電路設(shè)計(jì) 組合邏輯
上傳時(shí)間： 2014-01-08
上傳用戶：909000580
以某高速實(shí)時(shí)頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計(jì)要點(diǎn)，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計(jì)、系統(tǒng)采樣時(shí)鐘設(shè)計(jì)、模數(shù)混合信號(hào)完整性設(shè)計(jì)、電磁兼容性設(shè)計(jì)和基于總線和接口標(biāo)準(zhǔn)（PCI Express）的數(shù)據(jù)傳輸和處理軟件設(shè)計(jì)。在實(shí)現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測(cè)試了ADC和采樣時(shí)鐘的性能，實(shí)測(cè)表明整體指標(biāo)達(dá)到設(shè)計(jì)要求。給出上位機(jī)對(duì)采集數(shù)據(jù)進(jìn)行處理的結(jié)果，表明系統(tǒng)實(shí)現(xiàn)了數(shù)據(jù)的實(shí)時(shí)采集存儲(chǔ)功能。
標(biāo)簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時(shí)間： 2014-11-26
上傳用戶：黃蛋的蛋黃
直接數(shù)字式頻率合成器（DDS）—DDS同DSP（數(shù)字信號(hào)處理）一樣，也是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)。
標(biāo)簽： 時(shí)鐘 數(shù)字頻率合成器
上傳時(shí)間： 2013-10-21
上傳用戶：ccclll
故障樣本數(shù)據(jù)的獲取是模擬電路故障診斷中最基本的步驟。為了實(shí)現(xiàn)短時(shí)間內(nèi)多次進(jìn)行故障注入、獲取大量樣本數(shù)據(jù)，提出了基于SLPS的樣本數(shù)據(jù)自動(dòng)獲取技術(shù)。利用SLPS將PSpice與Matlab結(jié)合，采用Matlab編程，實(shí)現(xiàn)故障模擬電路仿真數(shù)據(jù)獲取的自動(dòng)化。實(shí)際應(yīng)用表明該方法操作簡(jiǎn)便，自動(dòng)化程度高。
標(biāo)簽： SLPS 模擬電路故障 樣本 自動(dòng)
上傳時(shí)間： 2013-10-23
上傳用戶：ZJX5201314
基于探索 RLC串聯(lián)電路諧振特性仿真實(shí)驗(yàn)技術(shù)的目的，采用Multisim10仿真軟件對(duì)RLC串聯(lián)電路諧振特性進(jìn)行了仿真實(shí)驗(yàn)測(cè)試，給出了幾種Multisim仿真實(shí)驗(yàn)方案，介紹了諧振頻率、上限頻率、下限頻率及品質(zhì)因數(shù)的測(cè)試和計(jì)算方法，討論了電阻大小對(duì)品質(zhì)因數(shù)的影響。結(jié)論是仿真實(shí)驗(yàn)可直觀形象地描述RLC串聯(lián)電路的諧振特性，將電路的硬件實(shí)驗(yàn)方式向多元化方式轉(zhuǎn)移，利于培養(yǎng)知識(shí)綜合、知識(shí)應(yīng)用、知識(shí)遷移的能力，使電路分析更加靈活和直觀。
標(biāo)簽： Multisim RLC 串聯(lián)電路 諧振
上傳時(shí)間： 2013-10-12
上傳用戶：Maple
本文針對(duì)傳統(tǒng)儀用放大電路的特點(diǎn)，介紹了一種高共模抑制比儀用放大電路，引入共模負(fù)反饋，大大提高了通用儀表放大器的共模抑制能力。
上傳時(shí)間： 2013-11-10
上傳用戶：lingfei
由于CMOS器件靜電損傷90%是延遲失效，對(duì)整機(jī)應(yīng)用的可靠性影響太大，因而有必要對(duì)CMOS器件進(jìn)行抗靜電措施。本文描述了CMOS器件受靜電損傷的機(jī)理，從而對(duì)設(shè)計(jì)人員提出了幾種在線路設(shè)計(jì)中如何抗靜電，以保護(hù)CMOS器件不受損傷。
上傳時(shí)間： 2013-11-05
上傳用戶：yupw24
555 定時(shí)器是一種模擬和數(shù)字功能相結(jié)合的中規(guī)模集成器件。一般用雙極性工藝制作的稱為555，用CMOS 工藝制作的稱為7555，除單定時(shí)器外，還有對(duì)應(yīng)的雙定時(shí)器556/7556。555 定時(shí)器的電源電壓范圍寬，可在4.5V~16V 工作，7555 可在3~18V 工作，輸出驅(qū)動(dòng)電流約為200mA，因而其輸出可與TTL、CMOS 或者模擬電路電平兼容。
標(biāo)簽： 555 時(shí)基集成 電路簡(jiǎn)介
上傳時(shí)間： 2013-10-18
上傳用戶：農(nóng)藥鋒6
比例控制(P)是一種最簡(jiǎn)單的控制方式。其控制器的輸出與輸入誤差信號(hào)成比例關(guān)系。根據(jù)設(shè)備有所不同，比例帶一般為2～10％(溫度控制)。但是，僅僅是P 控制的話，會(huì)產(chǎn)生下面將提到的off set (穩(wěn)態(tài)誤差)，所以一般加上積分控制(I)，以消除穩(wěn)態(tài)誤差。
上傳時(shí)間： 2014-07-21
上傳用戶：frank1234
PID(比例-積分-微分)控制器作為最早實(shí)用化的控制器已有70多年歷史，現(xiàn)在仍然是應(yīng)用最廣泛的工業(yè)控制器。PID控制器簡(jiǎn)單易懂，使用中不需精確的系統(tǒng)模型等先決條件，因而成為應(yīng)用最為廣泛的控制器。
上傳時(shí)間： 2013-11-24
上傳用戶：haohao
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
