移動通信是目前通信技術中發(fā)展最快的領域之一，CDMA技術憑借其良好的抗噪性、保密性和低功率等優(yōu)勢成為第三代移動通信的關鍵技術。目前大規(guī)模可編程邏輯器件FPGA為CDMA移動通信系統(tǒng)的設計提供了新的技術手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點的基礎上，提出了CDMA基站基帶系統(tǒng)的總體設計方案，論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個信號處理模塊的工作原理，對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個模塊進行了基于FPGA的建模和設計，取得了一些有價值的階段性成果。這些對CDMA移動通信系統(tǒng)進行深入探索、研究和設計，具有一定的學術意義和應用價值。
標簽： FPGA CDMA 基站 基帶系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：daguda
直接數(shù)字頻率合成(DDS)是七十年代初提出的一種新的頻率合成技術，其數(shù)字結構滿足了現(xiàn)代電子系統(tǒng)的許多要求，因而得到了迅速的發(fā)展。現(xiàn)場可編程門陣列器件(FPGA)的出現(xiàn)，改變了現(xiàn)代電子數(shù)字系統(tǒng)的設計方法，提供了一種全新的設計模式。本論文結合這兩項技術，并利用單片機控制靈活的特點，開發(fā)了一種雙通道波形發(fā)生器。在實現(xiàn)過程中，選用了Altera公司的EP1C6Q240C8芯片作為產生波形數(shù)據(jù)的主芯片，充分利用了該芯片的超大集成性和快速性。在控制芯片上選用ATMAL的AT89C51單片機作為控制芯片。本設計中，F(xiàn)PGA芯片的設計和與控制芯片的接口設計是一個難點，本文利用Altera的設計工具Quartus Ⅱ并結合Verilog-HDL語言，采用硬件編程的方法很好地解決了這一問題。 本文首先介紹了波形發(fā)生器的研究背景和DDS的理論。然后詳盡地敘述了用EP1C6Q240C8完成DDS模塊的設計過程，這是設計的基礎。接著分析了整個設計中應處理的問題，根據(jù)設計原理就功能上進行了劃分，將整個儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個部分來實現(xiàn)。然后就這三個部分分別詳細地進行了闡述。并且通過系列實驗，詳細地分析了該波形發(fā)生器的功能、性能、實現(xiàn)和實驗結果。最后，結合在設計中的一些心得體會，提出了本設計中的一些不足和改進意見。通過實驗說明，本設計達到了預定的要求，并證明了采用軟硬件結合，利用FPGA實現(xiàn)基于DDS架構的雙路波形發(fā)生器是可行的。
上傳時間： 2013-04-24
上傳用戶：gxf2016
伴隨著多媒體顯示和傳輸技術的發(fā)展,人們獲得了越來越高的視聽享受。從傳統(tǒng)的模擬電視,到標清、高清、全高清。與顯示技術發(fā)展結伴而行的是顯示接口技術的發(fā)展,從模擬的AV端子,S-Video和VGA接口,到數(shù)字顯示的DVI接口,技術上經(jīng)歷了一個從模擬到數(shù)字,從并行到串行,從低速到高速的發(fā)展過程。 HDMI是最新的高清晰度多媒體接口,它的規(guī)范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發(fā)展潮流,一經(jīng)推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發(fā)明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優(yōu)點廣泛應用與IC設計、系統(tǒng)控制、視頻處理、通信系統(tǒng)、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數(shù)據(jù)量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現(xiàn)象。同時在對HDMI規(guī)范和DDR2 SDRAM時序規(guī)范的深入研究的基礎上,在ALTERA的開發(fā)平臺QUARTUSII上編寫了系統(tǒng)的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創(chuàng)新點表現(xiàn)在以下幾個方面： 1、論文研究了最新的HDMI接口規(guī)范和新型存儲器件DDR2的時序規(guī)范。 2、論文搭建的整個系統(tǒng)相當龐大,涉及到相關的規(guī)范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區(qū)別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
標簽： FPGA HDMI 顯示系統(tǒng)
上傳時間： 2013-06-22
上傳用戶：784533221
隨著信息技術和電子技術的進步和日益成熟，計算機數(shù)據(jù)采集技術得到了廣泛應用。由于ISA數(shù)據(jù)采集卡的固有缺陷，PCI接口的數(shù)據(jù)采集卡將逐漸取代ISA數(shù)據(jù)采集卡，成為數(shù)據(jù)采集的主流。為了簡化PCI數(shù)據(jù)采集卡結構，提高數(shù)據(jù)采集可靠性，本文研究并開發(fā)了一種基于FPGA的PCI結構的數(shù)據(jù)采集卡系統(tǒng)。 論文對PCI對目標設備數(shù)據(jù)采集卡實現(xiàn)的原理和方法進行了深入研究，設計了基于FPGA的PCI數(shù)據(jù)采集卡的硬件電路，通過在FPGA中嵌入了PCI目標設備的IP核與用戶邏輯部分，構成了SOPC系統(tǒng)。使用Verilog硬件描述語言設計并實現(xiàn)了FPGA內部采集數(shù)據(jù)管理、數(shù)據(jù)管理寄存器和FIFO數(shù)據(jù)緩沖隊列等模塊電路。利用ModelSim對PCI系統(tǒng)進行了仿真。完成了系統(tǒng)硬件電路PCB板的設計，最終制作了PCI數(shù)據(jù)采集卡。 論文針對PCI結構的數(shù)據(jù)采集卡系統(tǒng)軟件需求，研究了WDM設備驅動軟件、Windows環(huán)境的簡易虛擬示波器以及簡易虛擬邏輯儀實現(xiàn)原理和方法。利用DriverStudio+Windows DDK for XP+VC6的軟件平臺，開發(fā)了WDM設備驅動程序。實現(xiàn)了Windows環(huán)境的簡易虛擬示波器，和簡易虛擬邏輯儀。系統(tǒng)測試結果表明該系統(tǒng)設計正確，系統(tǒng)運行穩(wěn)定，功能和指標達到了設計要求。
標簽： FPGA PCI 數(shù)據(jù)采集卡
上傳時間： 2013-07-22
上傳用戶：z754970244
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標準制定的，己經(jīng)被世界上眾多數(shù)字視頻設備生產廠家普遍采納并作為標準視頻接口，主要用在非線性編輯系統(tǒng)、視頻服務器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機等場合。 以往的SDI接口在實現(xiàn)方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數(shù)字接口工作原理的基礎上，提出了一種基于FPGA的標清串行數(shù)字接口(SD-SDI)的設計方案，并使用SOPC Builder構成一個Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實時性強、性價比高的特點。具體研究內容包括： 1.在分析SDI接口的硬件結構和工作原理的基礎上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設計方法，完成了SDI接口卡的FPGA芯片內部配置以及驅動電路、均衡電路、電源電路等硬件電路設計。 2.采用軟邏輯方法實現(xiàn)SDI接口的傳輸功能，進行了具體的模塊化設計與仿真。 3.引入Nios II嵌入式軟核處理器對數(shù)據(jù)進行處理，設計了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發(fā)送和接收電路的共同作用，能夠完成標清數(shù)字視頻信號的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號傳輸系統(tǒng)的整體模式和框架。
上傳時間： 2013-04-24
上傳用戶：標點符號
本文的設計采用FPGA來實現(xiàn)π/4DQPSK調制解調。采用π/4DQPSK的調制解調方式是基于頻帶利用率、誤比特率(即抗噪性)和實現(xiàn)復雜性等綜合因素的考慮；采用FPGA進行實現(xiàn)是考慮到高速的數(shù)據(jù)處理以及AD和DA的高速采樣。 本課題主要包含以下幾個方面的研究： 首先對π/4DQPSK技術的應用發(fā)展情況做簡單介紹，并對其調制解調原理進行了詳細的闡述。在理解原理的基礎上，將調制解調進行模塊化劃分，提出了實現(xiàn)的思路和方法。其中包括串并轉換，差分相位編碼，內插，成形濾波器，正交調制，帶通濾波器及希爾伯特變換，解調，位同步，載波同步，差分相位解碼。 其次在FPGA上實現(xiàn)了π/4DQPSK的大部分模塊。其中調制端的各個模塊的功能都已經(jīng)實現(xiàn)，并綜合在一起，下載到開發(fā)板上進行了在線仿真。其中成形濾波器的設計大大降低了FPGA的資源開銷，是本次設計的創(chuàng)新；解調端對載波同步和位同步提出了設計思路，具體的實現(xiàn)還需要進一步的研究；接口電路的測試和在線仿真已經(jīng)完成。 最后提出了硬件實現(xiàn)的方案以及三種芯片的選型與設計，給出了簡要的電路圖和時序圖。
上傳時間： 2013-08-03
上傳用戶：fzy309228829
本論文設計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質、結構,根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進行移位和取反,可以極大的節(jié)省資源和優(yōu)化設計。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現(xiàn)了乘積的運算；另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據(jù)設計時已對系數(shù)進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明：本16階FIR數(shù)字濾波器設計能夠實現(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間： 2013-07-15
上傳用戶：lanwei
隨著信息產業(yè)的不斷發(fā)展,人們對數(shù)據(jù)傳輸速率要求越來越高,從而對數(shù)據(jù)發(fā)送端和接收端的性能都提出了更高的要求。接收機的一個重要任務就是在于克服各種非理想因素的干擾下,從接收到的被噪聲污染的數(shù)據(jù)信號中提取同步信息,并進而將數(shù)據(jù)正確的恢復出來。而數(shù)據(jù)恢復電路是光纖通信和其他許多類似數(shù)字通信領域中不可或缺的關鍵電路,其性能決定了接收端的總體性能。 目前,數(shù)據(jù)恢復電路的結構主要有“時鐘提取”和“過采樣”兩種結構。基于“過采樣”的數(shù)據(jù)恢復方法的關鍵是過采樣,即通過引入?yún)⒖紩r鐘,并增加時鐘源個數(shù)的方式來代替第一種方法中的“時鐘提取”。與“時鐘提取”的數(shù)據(jù)恢復方法相比,基于“過采樣”的數(shù)據(jù)恢復方法在性能上還有較大的差距,但是后者擁有高帶寬、立即鎖存能力、較低的等待時間和更高的抖動容限,更易于通過數(shù)字的方法實現(xiàn),實現(xiàn)更簡單,成本更低,并且這是一種數(shù)字化的模擬技術。如果能通過“過采樣”方法在普通的邏輯電路上實現(xiàn)622.08Mb/s甚至更高速率的數(shù)據(jù)恢復,并將它作為一個IP模塊來代替專用的時鐘恢復芯片,這無疑將是性能和成本的較好結合。 本文主要研究“過采樣”數(shù)據(jù)恢復電路的基本原理,通過全數(shù)字的設計方法,給出了在低成本可編程器件FPGA上實現(xiàn)數(shù)據(jù)恢復電路兩種不同的過采樣的實現(xiàn)方案,即基于時鐘延遲的過采樣和基于數(shù)據(jù)延遲的過采樣。基于時鐘延遲的過采樣數(shù)據(jù)恢復電路方案,通過測試驗證,其最高恢復的數(shù)據(jù)傳輸率可達到640Mb/s。測試結果表明,采用該方案實現(xiàn)的時鐘恢復電路可工作在光纖通信系統(tǒng)STM-4速率級,即622.08MHz頻率上,各方面指標基本符合要求。
標簽： FPGA 光接收機 數(shù)據(jù)恢復 電路
上傳時間： 2013-04-24
上傳用戶：axxsa
隨著紅外探測技術和超大規(guī)模專用集成電路的發(fā)展，實時紅外成像系統(tǒng)得到了越來越廣泛的應用。如何針對紅外圖像的特性對紅外圖像進行實時處理，得到能真實反映探測場景、適合觀察分析的紅外圖像是目前紅外成像技術的研究熱點。針對紅外圖像在被采集后立即進行預處理，簡化后級數(shù)字信號處理單元的繁重任務，在紅外成像技術中具有重要意義。本論文主要工作如下： (1)對紅外成像的原理、紅外圖像的形成過程、紅外圖像的特征以及紅外圖像與可見光圖像的區(qū)別進行了闡述。 (2)簡要介紹了頻域中圖像的增強算法，以及圖像的灰度變換原理。 (3)通過對時域中各種算法的分析對比，以及時域處理與頻域處理的對比，選擇數(shù)種適合紅外圖像預處理的算法進行硬件實現(xiàn)，然后再根據(jù)硬件實現(xiàn)的難易程度和算法對硬件資源的占用率，以及最終對圖像的處理效果，選擇一種最佳的平滑和銳化方法。 (4)針對FPGA的特點，采用了模塊化結構設計，方便構成并行運算，充分體現(xiàn)了實時處理的要求。 (5)分析了紅外圖像灰度變換的硬件構成，實現(xiàn)了對紅外圖像的直方圖統(tǒng)計。 (6)闡述了I2C總線標準，使用I2C總線對SAA7115視頻圖像處理芯片的控制，對模擬的紅外圖像采集、量化成數(shù)字圖像信號；由于采用SDRAM進行數(shù)據(jù)的存儲，所以針對數(shù)據(jù)的存儲及讀取方式設計了SDRAM存儲器的控制器，將量化后的數(shù)據(jù)存儲到SDRAM存儲器。 (7)詳細闡述了圖像頻域處理的硬件實現(xiàn)方法，并特別說明了DFT的FPGA硬件構成方法及這種方法與DSP處理器構成方法的區(qū)別。然后針對整個系統(tǒng)的時序構成及時序要求，采用了PLL核構成了系統(tǒng)的時序部分，并對系統(tǒng)進行了優(yōu)化，以提高運行速度及減少資源占用率。
上傳時間： 2013-07-12
上傳用戶：頂?shù)弥?/p>
隨著數(shù)字電子技術的發(fā)展，數(shù)字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，F(xiàn)FT)在數(shù)字信號處理系統(tǒng)中起著很重要的作用，F(xiàn)FT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)是近年來迅速發(fā)展起來的新型可編程器件，在處理大規(guī)模數(shù)據(jù)方面，有極大的優(yōu)勢。論文采用了在FPGA中實現(xiàn)FFT算法的方案。 數(shù)字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據(jù)實時處理的要求，給出了數(shù)字信號處理板的硬件設計方案并對硬件電路的實現(xiàn)進行了分析和說明。 依據(jù)數(shù)字系統(tǒng)的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數(shù)三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現(xiàn)了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據(jù)通用串行總線(Universial Serial Bus，USB)協(xié)議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現(xiàn)了設備的枚舉過程。
上傳時間： 2013-08-01
上傳用戶：Aidane
