用多進(jìn)程同步方法解決生產(chǎn)者-消費(fèi)者問(wèn)題 設(shè)計(jì)目的:通過(guò)研究Linux 的進(jìn)程機(jī)制和信號(hào)量實(shí)現(xiàn)生產(chǎn)者消費(fèi)者問(wèn)題的并發(fā)控制. 說(shuō)明:有界緩沖區(qū)內(nèi)設(shè)有20個(gè)存儲(chǔ)單元,放入/取出的數(shù)據(jù)項(xiàng)設(shè)定為1-20這20個(gè)整型數(shù). 設(shè)計(jì)要求:(1)每個(gè)生產(chǎn)者和消費(fèi)者對(duì)有界緩沖區(qū)進(jìn)行操作后,即時(shí)顯示有界緩沖區(qū)的全部?jī)?nèi)容,當(dāng)前指針位置和生產(chǎn)者/消費(fèi)者縣城的標(biāo)識(shí)符.(2)生產(chǎn)者和消費(fèi)者各有兩個(gè)以上.(3)多個(gè)生產(chǎn)者或多個(gè)消費(fèi)者之間須有共享對(duì)緩沖區(qū)進(jìn)行操作的函數(shù)代碼. 提示:(1) 有界緩沖區(qū)可用數(shù)組實(shí)現(xiàn).
標(biāo)簽： Linux 進(jìn)程 20 機(jī)制
上傳時(shí)間： 2016-03-09
上傳用戶：xiaohuanhuan
用fpga控制電梯,實(shí)現(xiàn)五層電梯的升降控制,運(yùn)用vhdl編輯程序.
上傳時(shí)間： 2016-03-09
上傳用戶：chenjjer
有人用FPGA控制過(guò)液晶屏嗎（vhdl)
上傳時(shí)間： 2013-12-06
上傳用戶：BIBI
用msp430開(kāi)放nrf24l01之通訊
上傳時(shí)間： 2014-01-23
上傳用戶：dancnc
一個(gè)可以計(jì)算分壓電路的源碼。 可透過(guò)輸出與輸入電壓，計(jì)算電阻的大小；或透過(guò)輸入電壓與電阻，計(jì)算最後輸出之電壓
標(biāo)簽： 分
上傳時(shí)間： 2014-12-09
上傳用戶：hoperingcong
各個(gè)blog或xanga都用到JS,文本入面有非常多有閞的語(yǔ)法
上傳時(shí)間： 2013-12-28
上傳用戶：kikye
以單片機(jī)為控制核心 ,用可編程邏輯控制芯片 CPLD ,產(chǎn)生雙32位的計(jì)數(shù)器和相位差檢測(cè)器 ,進(jìn)行等精度的 頻率、相位差測(cè)量. 計(jì)數(shù)器的計(jì)數(shù)時(shí)間寬度和顯示方式由鍵盤(pán)設(shè)定. 單片機(jī)讀入計(jì)數(shù)值 ,進(jìn)行浮點(diǎn)運(yùn)算 ,測(cè)量結(jié) 果顯示于液晶屏上
標(biāo)簽： CPLD 單片機(jī) 計(jì)數(shù)器 相位差
上傳時(shí)間： 2014-01-07
上傳用戶：whenfly
actel A3P250 fpga用VERILOG HDL語(yǔ)言實(shí)現(xiàn)串口功能的源代碼
標(biāo)簽： VERILOG A3P250 actel fpga
上傳時(shí)間： 2013-12-23
上傳用戶：aa17807091
本人練習(xí)將用SBML（系統(tǒng)生物學(xué)標(biāo)記語(yǔ)言）編寫(xiě)的XML模型讀入MATLAB結(jié)構(gòu)體中的轉(zhuǎn)換程序
上傳時(shí)間： 2016-03-22
上傳用戶：love_stanford
一、程式名稱：embed.java 二、程式功能：藏入數(shù)位浮水印處理程式 四、輸入檔（資料）格式： 1．本程式所採(cǎi)用之影像格式皆為*.raw之灰階影像。 2．本程式採(cǎi)用的浮水印格式為128×128之灰階影像ccu.raw。 3．本程式所採(cǎi)用的原始影像格式為512×512 之灰階影像Lena.raw。 五、輸出檔（資料）格式： 1．本程式輸出的藏入浮水印影像格式為512×512 之灰階影像Lena2.raw。 六、執(zhí)行環(huán)境： 1．系統(tǒng)：Windows 98/ME/2000。 2．軟體：JavaTM 2 SDK （Version 1.3）。 七、執(zhí)行方式： 1．在DOS環(huán)境下執(zhí)行embed.java，指令如下：java embed。
上傳時(shí)間： 2016-03-24
上傳用戶：tzl1975
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
