ACTEL A3P250 FPGA DEMO板原理電路圖,以供FPGA相關的學習.
標簽： FPGA A3P250 ACTEL DEMO
上傳時間： 2014-01-06
上傳用戶：heart520beat
actel A3P250 fpga用VERILOG HDL語言實現串口功能的源代碼
標簽： VERILOG A3P250 actel fpga
上傳時間： 2013-12-23
上傳用戶：aa17807091
ACTEL A3P250 FPGA DEMO板原理電路圖
標簽： fpga
上傳時間： 2022-06-26
上傳用戶：jiabin
1 系統功能 本系統擬定對頻率范圍在1~50 kHz左右的TTL電平脈沖序列進行多路延遲處理。各路延遲時間分別由單片機動態設定，最大延遲時間為1 ms，最大分辨率為0.15 ns級。 3 方案實現 系統選用Actel公司的ProASIC3 A3P250芯片實現數字部分。系統時鐘由外部50 MHz晶振提供，時鐘引腳連接到FPGA的CCC全局時鐘引腳上；頻率可以通過FPGA內部的PLL實現倍頻和分頻，設定需要的頻率。由于在多路脈沖延遲方案中電路的同步是保證控制正確的條件，所以應該首先為電路提供一個基準脈沖。
標簽： FPGA的多路可控脈沖延遲
上傳時間： 2015-04-25
上傳用戶：justgo123
蟲蟲下載站版權所有 京ICP備2021023401號-1
