提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過(guò)一個(gè)169階的均方根\r\n升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來(lái)設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的\r\nFIR濾波器性能、資源占用進(jìn)行了分析。
標(biāo)簽： FPGA 濾波器 實(shí)現(xiàn)方法
上傳時(shí)間： 2013-08-31
上傳用戶：小火車(chē)?yán)怖怖?/p>
i.MX開(kāi)發(fā)板原理圖
標(biāo)簽： MX 開(kāi)發(fā)板原理圖
上傳時(shí)間： 2014-01-20
上傳用戶：13188549192
回溯（b a c k t r a c k i n g）是一種系統(tǒng)地搜索問(wèn)題解答的方法。為了實(shí)現(xiàn)回溯，首先需要為問(wèn)題定義一個(gè)解空間（ solution space），這個(gè)空間必須至少包含問(wèn)題的一個(gè)解（可能是最優(yōu)的）。在迷宮老鼠問(wèn)題中，我們可以定義一個(gè)包含從入口到出口的所有路徑的解空間；在具有n 個(gè)對(duì)象的0 / 1背包問(wèn)題中（見(jiàn)1 . 4節(jié)和2 . 2節(jié)），解空間的一個(gè)合理選擇是2n 個(gè)長(zhǎng)度為n 的0 / 1向量的集合，這個(gè)集合表示了將0或1分配給x的所有可能方法。當(dāng)n= 3時(shí)，解空間為{ ( 0 , 0 , 0 )，( 0 , 1 , 0 )，( 0 , 0 , 1 )，( 1 , 0 , 0 )，( 0 , 1 , 1 )，( 1 , 0 , 1 )，( 1 , 1 , 0 )，( 1 , 1 , 1 ) }。
標(biāo)簽： 搜索
上傳時(shí)間： 2014-01-17
上傳用戶：jhksyghr
提出了一種基于FPGA的高階高速F IR濾波器的設(shè)計(jì)與實(shí)現(xiàn)方法。通過(guò)一個(gè)169階的均方根 升余弦滾降濾波器的設(shè)計(jì),介紹了如何應(yīng)用流水線技術(shù)來(lái)設(shè)計(jì)高階高速F IR濾波器,并且對(duì)所設(shè)計(jì)的 FIR濾波器性能、資源占用進(jìn)行了分析。
上傳時(shí)間： 2015-11-19
上傳用戶：jkhjkh1982
i.mx27開(kāi)發(fā)板的整套詳細(xì)原理圖，包括：DDR SDRAM, NAND FLASH, NOR FLASH, USB OTG, USB HOST,FEC PHY, UART,JTAG等等接口
標(biāo)簽： mx 27 開(kāi)發(fā)板 原理圖
上傳時(shí)間： 2013-12-15
上傳用戶：yuanyuan123
已知斐波那契數(shù)列的定義：F(1)=1,F(2)=1,F(i)= F(i-1)+ F(i-2) (i>=3),編寫(xiě)求該數(shù)列前n項(xiàng)的子程序 實(shí)現(xiàn)了輸入一個(gè)數(shù)，然后將計(jì)算的結(jié)果保存在存儲(chǔ)器中
標(biāo)簽： 數(shù)列 gt 定義 編寫(xiě)
上傳時(shí)間： 2013-12-21
上傳用戶：風(fēng)之驕子
用單片機(jī)制作的定時(shí)開(kāi)關(guān)控制器 定時(shí)開(kāi)關(guān)控制器在各種場(chǎng)合都有著極為廣泛的用途。本文利用凱思迪公司的K-51A單片機(jī)實(shí)驗(yàn)板設(shè)計(jì)的定時(shí)開(kāi)關(guān)控制器具有簡(jiǎn)單易制、價(jià)格低廉、控制點(diǎn)數(shù)多、控制時(shí)間可精確到秒等特點(diǎn),供有興趣的朋友參考。
標(biāo)簽： 定時(shí)開(kāi)關(guān) 控制器 控制 51
上傳時(shí)間： 2013-12-03
上傳用戶：凌云御清風(fēng)
設(shè)∑＝{α1, α2…… αn }是n個(gè)互不相同的符號(hào)組成的符號(hào)集。 Lk＝{β1β2…βk | βiЄ ∑,1≤i≤k}是∑中字符組成的長(zhǎng)度為k 的全體字符串。 S是Lk的子集，S是Lk的無(wú)分隔符字典是指對(duì)任意的S中元素a1a2…ak， b1b2…bk. {a2a3…akb1, a3a4…akb1b2, ……, akb1b2… bk-1 }∩S=Φ。該算法算法，對(duì)于給定的正整數(shù)n 和k，計(jì)算 Lk的最大無(wú)分隔符字典。
上傳時(shí)間： 2013-12-26
上傳用戶：waitingfy
飛凌嵌入式i.MX6UL開(kāi)發(fā)板底板原理圖和PCB（AD格式），內(nèi)容包含原理圖和PCB文件，可參考設(shè)計(jì)自己的底板。
標(biāo)簽： 嵌入式 mx6ul 開(kāi)發(fā)板底板 原理圖 pcb
上傳時(shí)間： 2022-06-30
上傳用戶：
為解決目前高速信號(hào)處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問(wèn)題，設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號(hào)，穩(wěn)定地完成了數(shù)據(jù)的高速、遠(yuǎn)距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時(shí)鐘恢復(fù)(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計(jì)算模塊均在FPGA 內(nèi)利用VHDL 語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復(fù)雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時(shí)間： 2013-10-30
上傳用戶：zhishenglu
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
