XAPP520將符合2.5V和3.3V I/O標準的7系列FPGA高性能I/O Bank進行連接 The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems
上傳時間： 2013-11-19
上傳用戶：yyyyyyyyyy
ETL-002 FPGA開發(fā)板是以Altera公司的最新系列Cyclone III中的3C10為主芯片，并提供了極為豐富的芯片外圍接口資源以及下載線，數(shù)據(jù)線以及資料光盤等。除了這些硬件外，我們還提供了十多個接口實驗，并公開了電路原理圖和實驗的Verilog源代碼，以便于大家對照學習，并可以在該開發(fā)板上進行二次開發(fā)。
上傳時間： 2013-10-29
上傳用戶：1477849018@qq.com
某些系統(tǒng)（比如 UNIX ）不支持方向鍵 如果發(fā)生這種情況請使用（J、L、I、K）代替 建議使用 133MHZ 或以上的機器 并配有 NETSCAPE 4.X 或 INTERNET EXPLORER 3.X. 對于較慢的機器請切換到 WIREFRAME 模式 通過按 “F” 鍵實現(xiàn) . 再按一次 “F” 鍵切換會 SOLID RENDERING 模式。
標簽： INTERNET NETSCAPE EXPLO UNIX
上傳時間： 2013-12-31
上傳用戶：cursor
針對特定微處理器而開發(fā)的程式，其功能是控制基本的I/O，使之有時鐘的功能
標簽： 程式
上傳時間： 2015-09-06
上傳用戶：李彥東
本文是以數(shù)位訊號處理器DSP（Digital Singal Processor）之核心架構為主體的數(shù)位式溫度控制器開發(fā)，而其主要分為硬體電路與軟體程式兩部分來完成。而就硬體電路來看分為量測電路模組、DSP周邊電路及RS232通訊模組、輸出模組三個部分，其中在輸出上可分為電流輸出、電壓輸出以及binary command給加熱驅動裝置, RS232 除了可以與PC聯(lián)絡外也可以與具有CPU的熱能驅動器做命令傳輸。在計畫中分析現(xiàn)有工業(yè)用加熱驅動裝置和溫度曲線的關係，並瞭解其控制情況。軟體方面即是溫控器之中央處理器程式，亦即DSP控制程式，其中包括控制理論、感測器線性轉換程式、I/O介面及通訊協(xié)定相關程式。在控制法則上，提出一個新的加熱體描述模型，然後以前饋控制為主並輔以PID控制，得到不錯的控制結果。
標簽： Processor Digital Singal DSP
上傳時間： 2013-12-24
上傳用戶：zjf3110
進程間通信14 說明了進程控制原語并且觀察了如何調(diào)用多個進程。但是這些進程之間交換信息的 唯一方法是經(jīng)由f o r k或e x e c傳送打開文件，或通過文件系統(tǒng)。本章將說明進程之間相互通信的 其他技術—I P C（InterProcess Communication）。
上傳時間： 2013-12-03
上傳用戶：zhenyushaw
EP4CE10 cyclone4 FPGA開發(fā)板PDF原理圖+ALTIUM原理圖庫PCB封裝庫+器件技術手冊資料74HC595.pdfAD9280.pdfAD9708.pdfAP3216C.pdfdht11-v1_3說明書(詳細版).pdfDS18B20.pdfDVI V1.0.pdfHDMI Specification 13a.pdfHS0038B.pdfLAN8720A.pdfm24c64-r.pdfM25P16 datasheet.pdfMAX3232CSE.PDFmax3483-max3491.pdfPart1_Physical_Layer_Simplified_Specification_Ver7.10.pdfPCF8563.pdfPCF8591.pdfThumbs.dbug_altddio.pdfVESA VGA時序標準.pdfw25q16_datasheet.pdfw9825g6kh_a04.pdfwm8978.pdfxapp495_S6TMDS_Video_Interface.pdf硬件PCB封裝庫列表：32153225AP3216CBUZZERC0603CAP100CON_2PINCON_RA_HDMI_19P_0P5_SMCR1220D1206DB9-FDB15_VGA_S_FDIP-2X4-2P54DIP-2X10_2P54DIP-2X20_2P54DO214EAR_JACKEC6P3F0805FBGA256FJ3661FPC-40S-0P5SVHDR102JACK-2_5MM_BJTAG_5X2_2P54_RL1040L2520LED0603MIC_6X2_2PH-1X2-2P0QFN24QFN32R0603R0805RJ45RM065-V1SIP3-2P54SIP4-2P54SIP6-2P54SMCSOD323SOD523SOIC8-208SOIC8ESOIC16SOIC16W_1R27_10R3X10R33SOP8SOT23SOT23_S6SOT23-6SW4_PB_ESW_SM_P177SWITCH_DDSZT4R2-6R2_BOTSMTT4R2-6R2_TOPSMTTFCARDTSOP54TSOT-23-5TSSOP16TYPE-C-31-M-12WF_PADXTAL_SMDXTAL-DIP
標簽： ep4ce10 cyclone4 fpga 開發(fā)板
上傳時間： 2021-12-04
上傳用戶：
黑金CYCLONE4 EP4CE6F17C8 FPGA開發(fā)板ALTIUM設計硬件工程（原理圖+PCB+AD集成封裝庫）,Altium Designer 設計的工程文件，包括完整的原理圖及PCB文件，可以用Altium(AD)軟件打開或修改，可作為你產(chǎn)品設計的參考。集成封裝器件型號列表：Library Component Count : 50Name Description----------------------------------------------------------------------------------------------------1117-3.3 24LC04B_0 4148 BAV99 CAP NP_Dup2CAP NP_Dup2_1 CAP NP_Dup2_2CP2102_0 C_Dup1 C_Dup1_1C_Dup2 C_Dup3 C_Dup4 C_Dup4_1 Circuit Breaker Circuit BreakerConnector 15 Receptacle Assembly, 15-Pin, Sim Line ConnectorDS1302_8SO EC EP4CE6F17C8 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeEP4CE6F17C8_1 Cyclone IV Family FPGA, 2V Core, 179 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 8, Commercial GradeFuse 2 FuseHEX6HY57651620/SO_0 Header 2 Header, 2-PinHeader 9X2 Header, 9-Pin, Dual rowINDUCTOR JTAG-10_Dup1 KEYB LED LED_Dup1 M25P16-VMN3PB 16 Mb (x1) Automotive Serial NOR Flash Memory, 75 MHz, 2.7 to 3.6 V, 8-pin SO8 Narrow (MN), TubeMHDR2X20 Header, 20-Pin, Dual rowMiniUSBB OSCPNP R RESISTOR RN RN_Dup1 R_Dup1 R_Dup2 R_Dup3 R_Dup5R_Dup6 SD SPEAKERSRV05-4SW KEY-DPDT ZTAbattery
標簽： 黑金 cyclone4 ep4ce6f17c8 fpga
上傳時間： 2021-12-22
上傳用戶：
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡、多媒體等新技術的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
信號與信息處理是信息科學中近幾年來發(fā)展最為迅速的學科之一,隨著片上系統(tǒng)(SOC,System On Chip)時代的到來,FPGA正處于革命性數(shù)字信號處理的前沿。基于FPGA的設計可以在系統(tǒng)可再編程及在系統(tǒng)調(diào)試,具有吞吐量高,能夠更好地防止授權復制、元器件和開發(fā)成本進一步降低、開發(fā)時間也大大縮短等優(yōu)點。然而,FPGA器件是基于SRAM結構的編程工藝,掉電后編程信息立即丟失,每次加電時,配置數(shù)據(jù)都必須重新下載,并且器件支持多種配置方式,所以研究FPGA器件的配置方案在FPGA系統(tǒng)設計中具有極其重要的價值,這也給用于可編程邏輯器件編程的配置接口電路和實驗開發(fā)設備提出了更高的要求。 本論文基于IEEE1149.1標準和USB2.0技術,完成了FPGA配置接口電路及實驗開發(fā)板的設計與實現(xiàn)。作者在充分理解IEEE1149.1標準和USB技術原理的基礎上,針對Altcra公司專用的USB數(shù)據(jù)配置電纜USB-Blaster,對其內(nèi)部工作原理及工作時序進行測試與詳細分析,完成了基于USB配置接口的FPGA芯片開發(fā)實驗電路的完整軟硬件設計及功能時序仿真。作者最后進行了軟硬件調(diào)試,完成測試與驗證,實現(xiàn)了對Altera系列PLD的配置功能及實驗開發(fā)板的功能。 本文討論的USB下載接口電路被驗證能在Altera的QuartusII開發(fā)環(huán)境下直接使用,無須在主機端另行設計通信軟件,其兼容性較現(xiàn)有設計有所提高。由于PLD(Programmable Logic Device)廠商對其知識產(chǎn)權嚴格保密,使得基于USB接口的配置電路應用受到很大限制,同時也加大了自行對其進行開發(fā)設計的難度。 與傳統(tǒng)的基于PC并口的下載接口電路相比,本設計的基于USB下載接口電路及FPGA實驗開發(fā)板具有更高的編程下載速率、支持熱插拔、體積小、便于攜帶、降低對PC硬件傷害,且具備其它下載接口電路不具備的SignalTapII嵌入式邏輯分析儀和調(diào)試NiosII嵌入式軟核處理器等明顯優(yōu)勢。從成本來看,本設計的USB配置接口電路及FPGA實驗開發(fā)板與其同類產(chǎn)品相比有較強的競爭力。
上傳時間： 2013-04-24
上傳用戶：lingduhanya
