數(shù)字控制技術(shù)在開關(guān)電源中的應(yīng)用正變得越來越廣泛，開關(guān)電源的數(shù)字控制器包含三個(gè)主要的功能模塊：模數(shù)轉(zhuǎn)換器、數(shù)字補(bǔ)償器和數(shù)字脈寬調(diào)制器。本論文總結(jié)和比較了當(dāng)今國際上高頻開關(guān)電源數(shù)字控制器各個(gè)模塊的先進(jìn)技術(shù)和發(fā)展方向。 數(shù)字電源要在高頻開關(guān)電源應(yīng)用領(lǐng)域中實(shí)用化、市場化，在技術(shù)上仍然存在許多的難關(guān)需要攻克。其中模數(shù)轉(zhuǎn)換器和數(shù)字脈寬調(diào)制器的分辨率問題給系統(tǒng)帶來了極限環(huán)振蕩的隱患，采樣時(shí)滯現(xiàn)象增加了實(shí)現(xiàn)電源的電壓調(diào)節(jié)快速動(dòng)態(tài)響應(yīng)特性的難度，同時(shí)數(shù)字補(bǔ)償器必須在一個(gè)開關(guān)周期內(nèi)完成若干次乘法和加法運(yùn)算以便及時(shí)更新占空比信息，從而對(duì)數(shù)字控制器的運(yùn)算速度提出了非常高的要求。本文集中研究和討論解決這些技術(shù)難點(diǎn)的途徑，利用matlab中的SISOTOOL塊，通過直接數(shù)字設(shè)計(jì)提出了2P2Z的數(shù)字補(bǔ)償算法。按照高頻開關(guān)電源的設(shè)計(jì)步驟，本文對(duì)主要元器件進(jìn)行了參數(shù)的計(jì)算以及選型，并利用matlab中的SIMULINK模塊對(duì)電路的穩(wěn)態(tài)瞬態(tài)性能進(jìn)行仿真研究。 為了對(duì)理論分析和仿真研究進(jìn)行驗(yàn)證，本文設(shè)計(jì)實(shí)現(xiàn)了一款基于DSPic30F2020高性能數(shù)字信號(hào)處理器并采用2P2Z控制算法的高頻全橋拓?fù)浯蠊β释ㄐ乓淮坞娫凑髂K。實(shí)驗(yàn)結(jié)果表明，該數(shù)字電源方案穩(wěn)定可靠，性能參數(shù)優(yōu)異，能夠滿足應(yīng)用的需要。
上傳時(shí)間： 2013-04-24
上傳用戶：林魚2016
矢量控制作為一種先進(jìn)的控制策略，是在電機(jī)統(tǒng)一理論、機(jī)電能量轉(zhuǎn)換和坐標(biāo)變換理論的基礎(chǔ)上發(fā)展起來的，具有先進(jìn)性、新穎性和實(shí)用性的特點(diǎn)。它是以交流電動(dòng)機(jī)的雙軸理論為依據(jù)，將定子電流矢量分解為按轉(zhuǎn)子磁場定向的兩個(gè)直流分量：一個(gè)分量與轉(zhuǎn)子磁鏈?zhǔn)噶恐睾?，稱為勵(lì)磁電流分量；另一個(gè)分量與轉(zhuǎn)子磁鏈?zhǔn)噶看怪?，稱為轉(zhuǎn)矩電流分量。通過控制定子電流矢量在旋轉(zhuǎn)坐標(biāo)系的位置及大小，即可控制勵(lì)磁電流分量和轉(zhuǎn)矩電流分量的大小，實(shí)現(xiàn)像直流電動(dòng)機(jī)那樣對(duì)磁場和轉(zhuǎn)矩的解耦控制。本文研究的是以TMS320LF2407ADSP和FPGA為控制核心的矢量控制變頻調(diào)速系統(tǒng)。 分析了脈寬調(diào)制和矢量控制的原理與實(shí)現(xiàn)方法，從而建立了異步電動(dòng)機(jī)的數(shù)學(xué)模型。對(duì)于矢量控制，分析了矢量控制的基本原理和控制算法，推導(dǎo)了三相坐標(biāo)系、兩相靜止與旋轉(zhuǎn)坐標(biāo)系下的電機(jī)基本方程和矢量控制基本公式。同時(shí)在進(jìn)行相應(yīng)的坐標(biāo)變換以后，得到了間接磁場定向型變頻調(diào)速系統(tǒng)的矢量控制圖，并結(jié)合TMS320LF2407ADSP完成了具體的實(shí)現(xiàn)方法，根據(jù)矢量控制的基本原理，設(shè)計(jì)了一種基于DSP和FPGA的SVPWM冗余系統(tǒng)。 在硬件方面，以TMS320LF2407ADSP和EP1C12Q240FPGA為控制器，兩者之間通過雙口RAMIDT7130完成數(shù)據(jù)的交換，并能在一方失控時(shí)另一方立即產(chǎn)生SVPWM波形。同時(shí)完成無線遙控、速度給定、數(shù)據(jù)顯示以及電流、速度檢測(cè)和保護(hù)等功能，也對(duì)變頻調(diào)速系統(tǒng)的主電路、電源電路、FPGA配置電路、無線遙控電路、LCD顯示電路、保護(hù)電路、電流和轉(zhuǎn)速檢測(cè)電路作了簡單的介紹。在軟件方面，給出了基于DSP的矢量控制系統(tǒng)軟件流程圖，并用C語言進(jìn)行了編程。用硬件描述語言Verilog對(duì)FPGA進(jìn)行了編程，并給出了相關(guān)的仿真波形。MATLAB仿真結(jié)果表明，本文研究的調(diào)速系統(tǒng)的矢量控制算法是成功的，并實(shí)現(xiàn)了對(duì)電機(jī)的高性能控制。
上傳時(shí)間： 2013-07-09
上傳用戶：jogger_ding
隨著信息技術(shù)的飛速發(fā)展，數(shù)據(jù)吞吐量急劇增長，要求有更高的傳輸速度，來滿足大量數(shù)據(jù)的傳輸，而原有的并行數(shù)據(jù)傳輸總線結(jié)構(gòu)上存在自身無法克服的缺陷，在高頻環(huán)境下容易串?dāng)_，而增大誤碼率。SATA串行總線技術(shù)應(yīng)運(yùn)而生。作為一種新型的總線接口，它提供了高達(dá)3.0Gbps的數(shù)據(jù)傳輸速率，使用8B/10B編碼格式，采用LVDS NRZ串行數(shù)據(jù)傳輸方式，有良好的抗干擾性能，有更強(qiáng)的達(dá)到32位的循環(huán)冗余校驗(yàn)，并且提供了良好的物理接口特性，支持熱拔插，代表著計(jì)算機(jī)總線接口技術(shù)的發(fā)展方向。FPGA作為一種低功耗的半導(dǎo)體器件，在高頻工作環(huán)境中有優(yōu)良的性能，將處理器與低功耗FPGA結(jié)合起來使用是數(shù)據(jù)存儲(chǔ)應(yīng)用的趨勢(shì)，這樣能夠使得接口方案更加靈活。而在眾多FPGA器件中，Xilinx公司的Virtex-4平臺(tái)內(nèi)部集成了PowerPC高性能處理器，并且其中提供了Rocket IO MGT這種嵌入式的多速率串行收發(fā)器，能夠以6.25-622Mb/s的速度傳送數(shù)據(jù)，并且支持包括SATA協(xié)議在內(nèi)的多種串行通信協(xié)議。 本文從物理層、鏈路層、傳輸層分析了SATA1.0技術(shù)的接口協(xié)議，在此基礎(chǔ)提出滿足協(xié)議需求和適合FPGA設(shè)計(jì)的設(shè)計(jì)方案，并給出總體設(shè)計(jì)框圖，依照FPGA的設(shè)計(jì)方法，采用Xilinx公司的Virtex-4設(shè)計(jì)了一個(gè)符合SATA1.0接口協(xié)議的嵌入式存儲(chǔ)裝置，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，仿真運(yùn)行結(jié)果正常。
標(biāo)簽： SerialATA FPGA 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：sz_hjbf
現(xiàn)實(shí)生活中的語音不可避免的要受到周圍環(huán)境的影響，背景噪聲例如機(jī)械噪聲、街頭音樂噪音，其他說話者的話音等均會(huì)嚴(yán)重地影響語音信號(hào)的質(zhì)量：此外傳輸系統(tǒng)本身也會(huì)產(chǎn)生各種噪聲，因此接收端的信號(hào)為帶噪語音信號(hào)。混疊在語音信號(hào)中的噪聲按類別可分為環(huán)境噪聲等的加法性噪聲及電器線路干擾等的乘法性噪聲；按性質(zhì)可分為平穩(wěn)噪聲和非平穩(wěn)噪聲。 語音增強(qiáng)的根本目的就是凈化語音質(zhì)量。把不需要的噪音減低到最小程度。但是由于噪音的復(fù)雜性，很難歸納出一個(gè)統(tǒng)一的特征，因此不可能尋求一種算法完全適應(yīng)于所有的噪音消除，因此語音增強(qiáng)是一個(gè)復(fù)雜的工程。 有關(guān)抗噪聲技術(shù)的研究以及實(shí)際環(huán)境下的語音信號(hào)處理系統(tǒng)的開發(fā)，在國內(nèi)外已經(jīng)成為語音信號(hào)處理非常重要的研究課題，已經(jīng)作了大量的研究工作，取得了豐富的研究成果。本文僅對(duì)加性噪聲下的語音增強(qiáng)技術(shù)做了較為仔細(xì)的討論，我們先給出語音信號(hào)處理的基本理論，它是語音增強(qiáng)算法研究和實(shí)現(xiàn)的理論基礎(chǔ)，在此基礎(chǔ)總結(jié)了自適應(yīng)信號(hào)處理技術(shù)的特點(diǎn)以及在語音增強(qiáng)方面的應(yīng)用。選取工程領(lǐng)域最常用的自適應(yīng)LMS濾波算法和RLS濾波算法作為研究對(duì)象，提出了利用最小均方誤差意義下自適應(yīng)濾波器的輸出信號(hào)與主通道噪聲信號(hào)的等效關(guān)系，得到濾波器最佳自適應(yīng)參數(shù)的方法，并分析了在平穩(wěn)和非平穩(wěn)噪聲環(huán)境下，L M S濾波器族和R L S濾波器在不同噪音輸入下的權(quán)系數(shù)收斂速度、權(quán)系數(shù)穩(wěn)定性、跟蹤輸入信號(hào)的能力和信噪比的改善等特性。 研究了MATLAB語言程序設(shè)計(jì)和使用MALTLAB對(duì)語音算法進(jìn)行仿真、并輸入了多種實(shí)際環(huán)境下的噪音進(jìn)行濾波仿真并對(duì)仿真的結(jié)果進(jìn)行比較和分析。總結(jié)出了LMS、NLMS、SIGN-ERROR-LMS、RLS自適應(yīng)濾波器在語音濾波方面的特點(diǎn) 和應(yīng)用情況。 最后在MATLAB仿真的基礎(chǔ)上，利用Altera公司的Cyclone2系列FPGA芯片和多種EDA工具，完成了L M S自適應(yīng)濾波器的FPGA設(shè)計(jì)。 關(guān)鍵詞：語音增強(qiáng)，背景噪音，自適應(yīng)濾波器，LMS，RLS，F(xiàn)PGA
標(biāo)簽： FPGA 語音增強(qiáng) 算法研究
上傳時(shí)間： 2013-04-24
上傳用戶：lijianyu172
本文首先從數(shù)控系統(tǒng)的組成與特點(diǎn)進(jìn)行詳細(xì)分析，然后對(duì)運(yùn)動(dòng)控制卡在整個(gè)系統(tǒng)中承擔(dān)功能進(jìn)行了分析。根據(jù)數(shù)字型號(hào)處理器件的快速運(yùn)算能力和現(xiàn)場可編程門陣列器件的靈活、通用性提出了基于DSP器件和FPGA器件進(jìn)行總體設(shè)計(jì)的規(guī)劃。 本文重點(diǎn)詳細(xì)闡述了四軸運(yùn)動(dòng)控制卡硬件電路的設(shè)計(jì)。通過對(duì)現(xiàn)有部分PC總線的介紹與比較，設(shè)計(jì)選擇了PCI總線作為上位PC與運(yùn)動(dòng)控制卡的通信總線，并且選擇PCI9052芯片來設(shè)計(jì)PCI接口模塊；基于DSP器件的特點(diǎn)，設(shè)計(jì)選擇了TMS320LF2407芯片為核心，進(jìn)行運(yùn)算控制單元的設(shè)計(jì)，同時(shí)對(duì)其主要內(nèi)部資源進(jìn)行了分配。最后，根據(jù)硬件的原理圖，完成了具體電路板的制作。 對(duì)軟件設(shè)計(jì)，文章主要對(duì)插補(bǔ)算法在DSP上的實(shí)現(xiàn)作了一些探討。介紹了兩種加速模式：梯形加速模式和s曲線加速模式。就逐點(diǎn)比較法直線和圓弧插補(bǔ)算法以及數(shù)字積分插補(bǔ)原理也進(jìn)行了分析。最終，提出總體程序流程控制、速度控制算法、插補(bǔ)算法等的程序設(shè)計(jì)框架，并進(jìn)行了具體程序設(shè)計(jì)。
上傳時(shí)間： 2013-07-19
上傳用戶：CHENKAI
數(shù)字信息時(shí)代帶來了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對(duì)圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲(chǔ)與傳輸將無法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。 本文基于大規(guī)?，F(xiàn)場可編程邏輯陣列(FPGA)和高速數(shù)字信號(hào)處理器(DSP)協(xié)同作業(yè)，來完成實(shí)時(shí)圖像處理的系統(tǒng)設(shè)計(jì)。出于對(duì)系統(tǒng)設(shè)計(jì)上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲(chǔ)功能于一體，其中DSP為主處理器負(fù)責(zé)圖像處理，F(xiàn)PGA為協(xié)處理器負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點(diǎn)，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲(chǔ)空間等分兩塊，利用乒乓技術(shù)完成對(duì)高速實(shí)時(shí)的圖像數(shù)據(jù)緩沖。 該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲(chǔ)等整個(gè)過程的工作，分別由FPGA和DSP承擔(dān)。充分考慮到它們自身的優(yōu)缺點(diǎn)，在滿足系統(tǒng)實(shí)時(shí)性要求的同時(shí)，結(jié)構(gòu)靈活，便于以后的擴(kuò)展與升級(jí)。結(jié)果表明，在TMS320VC5502實(shí)現(xiàn)了對(duì)采集圖像的JPEG壓縮，效果良好且滿足了實(shí)時(shí)性的要求，因此系統(tǒng)的功能得到了總體上的驗(yàn)證。 關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG
標(biāo)簽： FPGA DSP 實(shí)時(shí)圖像
上傳時(shí)間： 2013-06-11
上傳用戶：hjshhyy
隨著計(jì)算機(jī)網(wǎng)絡(luò)與嵌入式控制技術(shù)的迅速發(fā)展，作為傳統(tǒng)運(yùn)輸行業(yè)的鐵路系統(tǒng)對(duì)此也有了新的要求，列車通信網(wǎng)絡(luò)應(yīng)運(yùn)而生。經(jīng)過多年的發(fā)展，國際電工委員會(huì)(IEC)為了規(guī)范列車通信網(wǎng)絡(luò)，于1999年通過了IEC61375-1標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)將列車通信網(wǎng)絡(luò)分為兩條總線：絞線式列車總線(WTB)和多功能車輛總線(MVB)。MVB是一個(gè)標(biāo)準(zhǔn)通信介質(zhì)，為掛在其上的設(shè)備傳輸和交換數(shù)據(jù)。而多功能車輛總線控制器(MVBC)是MVB與MVB實(shí)際物理層之間的接口，其主要實(shí)現(xiàn)MVB數(shù)據(jù)鏈路層的功能。由于該項(xiàng)關(guān)鍵技術(shù)仍被國外公司壟斷，因此開發(fā)具有自主知識(shí)產(chǎn)權(quán)的MVBC迫在眉睫。 鑒于上述原因，本文深入研究了IEC61375-1標(biāo)準(zhǔn)。根據(jù)MVBC的技術(shù)特點(diǎn)，本文提出了使用FPGA來實(shí)現(xiàn)其具體功能的方案。掛在MVB總線上的設(shè)備分為五類，他們的功能各不相同。而支持4類設(shè)備的MVBC具有設(shè)備狀態(tài)、過程數(shù)據(jù)、消息數(shù)據(jù)通信和總線管理功能，并且兼容2類和3類設(shè)備。本文的目的就是用FPGA實(shí)現(xiàn)支持4類設(shè)備的MVBC。 本文采用自頂向下的設(shè)計(jì)方法。整個(gè)MVBC主要?jiǎng)澐譃椋壕幋a模塊、譯碼模塊、冗余控制模塊、報(bào)文分析單元、通信存儲(chǔ)控制器、主控制單元、地址邏輯模塊。在整個(gè)開發(fā)流程中，使用Xilinx的ISE集成開發(fā)環(huán)境。使用Verilog HDL硬件描述語言對(duì)上述各個(gè)模塊進(jìn)行RTL級(jí)描述，并用Synplify Pro進(jìn)行綜合。最后，在ModelSim中對(duì)各個(gè)模塊進(jìn)行了布線后仿真和驗(yàn)證。 在實(shí)驗(yàn)室條件下，通過嚴(yán)格的仿真驗(yàn)證后，其結(jié)果證明了本文設(shè)計(jì)的模塊達(dá)到了IEC61375-1標(biāo)準(zhǔn)的要求。因此，用FPGA實(shí)現(xiàn)MVBC這一方案具有可操作性。 關(guān)鍵詞：列車通信網(wǎng)；多功能車輛總線；多功能車輛總線控制器；現(xiàn)場可編程門陣列
上傳時(shí)間： 2013-07-18
上傳用戶：wxhwjf
隨著通信技術(shù)的發(fā)展，視頻傳輸系統(tǒng)因具有方便、實(shí)時(shí)、準(zhǔn)確等特點(diǎn)已成為現(xiàn)代工業(yè)管理、安全防范、城市交通中必不可少的重要部分。而光纖傳輸以大容量、保密性能好、抗干擾能力強(qiáng)、傳輸距離等優(yōu)點(diǎn)越來越受人們的關(guān)注。本論文以FPGA為核心芯片，結(jié)合數(shù)字化技術(shù)和時(shí)分復(fù)用技術(shù)，提出了一種無壓縮多路數(shù)字視頻光纖傳輸系統(tǒng)設(shè)計(jì)方案，并詳細(xì)分析方案的設(shè)計(jì)過程。 系統(tǒng)分A/D轉(zhuǎn)換、D/A轉(zhuǎn)換和FPGA數(shù)據(jù)處理三大模塊化進(jìn)行設(shè)計(jì)，F(xiàn)PGA數(shù)據(jù)處理模塊實(shí)現(xiàn)了程序的配置下載、IO口的控制功能、各時(shí)鐘分頻、鎖相功能和多路數(shù)字信號(hào)的復(fù)接解復(fù)接仿真，同時(shí)完成了視頻信號(hào)的A/D轉(zhuǎn)換和數(shù)字視頻信號(hào)的D/A轉(zhuǎn)換功能，最終實(shí)現(xiàn)了八路視頻信號(hào)在一根光纖上實(shí)時(shí)傳輸?shù)墓δ?。接收視頻圖像輪廓清晰、沒有不規(guī)則的閃爍、沒有波浪狀等條紋或橫條出現(xiàn)，基本滿足視頻監(jiān)控系統(tǒng)的圖像質(zhì)量指標(biāo)要求。各路視頻信號(hào)的輸入輸出電接口、阻抗和收發(fā)光接口均符合國家標(biāo)準(zhǔn)，系統(tǒng)具高集成度、靈活性等特點(diǎn)，能廣泛應(yīng)用于各場合的視頻監(jiān)控系統(tǒng)和安全防范系統(tǒng)中。 關(guān)鍵詞：FPGA，光纖傳輸，視頻信號(hào)
標(biāo)簽： FPGA 多路 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-06-05
上傳用戶：zxh1986123
隨著我國工業(yè)和國民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國內(nèi)還沒有很好的電壓波動(dòng)與閃變測(cè)量的數(shù)字信號(hào)處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測(cè)量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，避免了VHDL語言手動(dòng)編寫系統(tǒng)的煩瑣過程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢(shì)，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測(cè)量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測(cè)量原理，分析比較了現(xiàn)有測(cè)量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測(cè)量的IEC標(biāo)準(zhǔn)以及國家標(biāo)準(zhǔn)，在對(duì)電壓波動(dòng)與閃變測(cè)量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測(cè)量系統(tǒng)的數(shù)字模型。同時(shí)在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡單、快捷高效，能夠滿足電壓波動(dòng)和閃變測(cè)量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測(cè)量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測(cè)量
上傳時(shí)間： 2013-07-10
上傳用戶：笨小孩
固態(tài)硬盤是一種以FLASH為存儲(chǔ)介質(zhì)的新型硬盤。由于它不像傳統(tǒng)硬盤一樣以高速旋轉(zhuǎn)的磁盤為存儲(chǔ)介質(zhì)，不需要浪費(fèi)大量的尋道時(shí)間，因此它有著傳統(tǒng)硬盤不可比擬的順序和隨機(jī)存儲(chǔ)速度。同時(shí)由于固態(tài)硬盤不存在機(jī)械存儲(chǔ)結(jié)構(gòu)，因此還具有高抗震性、無工作噪音、可適應(yīng)惡劣工作環(huán)境等優(yōu)點(diǎn)。隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，固態(tài)硬盤技術(shù)已經(jīng)成為未來存儲(chǔ)介質(zhì)技術(shù)發(fā)展的必然趨勢(shì)。 本文以設(shè)計(jì)固態(tài)硬盤控制芯片IDE接口部分為項(xiàng)目背景，通過可編程邏輯器件FPGA，基于ATA協(xié)議并使用硬件編程語言verilog，設(shè)計(jì)了一個(gè)位于設(shè)備端的IDE控制器。該IDE控制器的主要作用在于解析主機(jī)所發(fā)送的IDE指令并控制硬盤設(shè)備進(jìn)行相應(yīng)的狀態(tài)遷移和指令操作，從而完成硬盤設(shè)備端與主機(jī)端之間基本的狀態(tài)通信以及數(shù)據(jù)通信。論文主要完成了幾個(gè)方面的內(nèi)容。第一：論文從固態(tài)硬盤的基本結(jié)構(gòu)出發(fā)，分析了固態(tài)硬盤IDE控制器的功能性需求以及寄存器傳輸、PIO傳輸和UDMA傳輸三種ATA協(xié)議主要傳輸模式所必須遵循的時(shí)序要求，并概括了IDE控制器設(shè)計(jì)的要點(diǎn)和難點(diǎn)；第二：論文設(shè)計(jì)了IDE控制器的總體功能框架，將IDE控制器從功能上分為寄存器部分、頂層控制模塊、異步FIFO模塊、PIO控制模塊、UDMA控制模塊以及CRC校驗(yàn)?zāi)K六大子功能模塊，并分析了各個(gè)子功能模塊的基本工作原理和具體功能設(shè)計(jì)；第三：論文以設(shè)計(jì)狀態(tài)機(jī)流程和主要控制信號(hào)的方式實(shí)現(xiàn)了各個(gè)具體子功能模塊并列舉了部分關(guān)鍵代碼，同時(shí)給出了主要子功能模塊的時(shí)序仿真圖；最后，論文給出了基于PIO傳輸模式和基于UDMA傳輸模式的具體指令操作流程實(shí)現(xiàn)，并通過SAS邏輯分析儀和QuartusⅡ?qū)DE控制器進(jìn)行了功能測(cè)試和分析，驗(yàn)證了本論文設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-07-31
上傳用戶：liangrb
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
