亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

fpga 無線通信 Matlab

  • GPS接收機捕獲跟蹤算法研究及FPGA設計.rar

    全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導航定位系統(tǒng),具有全球、全天候、連續(xù)、高精度導航與定位功能,能夠為廣大用戶提供精確的三維坐標、速度和時間信息。因此,GPS系統(tǒng)被廣泛地應用于生活中的各個領域。GPS系統(tǒng)用戶主要是各種型號的接收機,而捕獲跟蹤技術是接收機的關鍵技術,同時也是一個技術難點。在GPS接收機中,導航電文是用戶定位和導航的數據基礎,為了得到導航電文必須要對GPS信號進行捕獲跟蹤。本文詳細研究了GPS信號捕獲跟蹤技術,并進行了FPGA設計。 @@ 本文首先概述了GPS系統(tǒng)信號結構和GPS接收機工作原理,對GPS信號調制機理進行詳細地闡述,重點分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號捕獲的基礎理論,重點研究時域滑動相關捕獲方法,深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數的GPS中頻發(fā)生器,并在此平臺上,對GPS信號時域滑動相關捕獲算法進行仿真與分析。 @@ 接著重點研究了GPS信號跟蹤技術,系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結構框圖以及算法。在碼跟蹤環(huán)路方面,選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機理。在載波跟蹤環(huán)路中選用對導航電文數據相位翻轉不敏感的科斯塔斯環(huán),并用數學模型分析GPS信號的解調過程。之后對整個跟蹤環(huán)路進行MATLAB仿真,結果表明環(huán)路參數設計滿足要求,并能成功解調出GPS導航電文。 @@ 最后本文在QuartusII環(huán)境下完成對GPS信號捕獲跟蹤系統(tǒng)的FPGA設計。根據對相關器硬件結構框架,對算法中各個模塊的實現進行詳細的說明,包括頂層設計到CA碼、NCO等重要模塊設計,并給出了仿真結果。 @@關鍵詞:GPS接收機;捕獲;跟蹤;MATLAB仿真:FPGA

    標簽: FPGA GPS 接收機

    上傳時間: 2013-06-16

    上傳用戶:jacking

  • 基于CCSDS標準的幀同步算法研究及其FPGA實現.rar

    隨著航天技術的發(fā)展,載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下,為了提高空間通信中數據傳輸的可靠性,保證接收端分路系統(tǒng)能和發(fā)送端一致,必須要經過幀同步。對衛(wèi)星基帶信號處理來說,幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此,幀同步的效率,將直接影響到整個衛(wèi)星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上,利用硬件描述語言及ISE9.2i開發(fā)平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法,并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上,針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題,設計實現了兩路并行幀同步算法,并利用ModelSim SE 6.1f工具對上述算法進行了前仿真和后仿真,仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀,其次介紹了與本課題相關的基礎理論及系統(tǒng)的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明,并給出了后仿真結果及結果分析。最后,對論文工作進行了總結和展望,分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA;CCSDS;幀同步:模糊度;幀滑動

    標簽: CCSDS FPGA 標準

    上傳時間: 2013-06-11

    上傳用戶:liglechongchong

  • 基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術研究與實現.rar

    隨著電子技術的快速發(fā)展,各種電子設備對時間精度的要求日益提升。在衛(wèi)星發(fā)射、導航、導彈控制、潛艇定位、各種觀測、通信等方面,時鐘同步技術都發(fā)揮著極其重要的作用,得到了廣泛的推廣。對于分布式采集系統(tǒng)來說,中心主站需要對來自于不同采集設備的采集數據進行匯總和分析,得到各個采集點對同一事件的采集時間差異,通過對該時間差異的分析,最終做出對事件的準確判斷。如果分布式采集系統(tǒng)中的各個采集設備不具有統(tǒng)一的時鐘基準,那么得到的各個采集時間差異就不能反映出實際情況,中心主站也無法準確地對事件進行分析和判斷,甚至得出錯誤的結論。因此,時鐘同步是分布式采集系統(tǒng)正常運作的必要前提。 目前國內外時鐘同步領域常用的技術有GPS授時技術,鎖相環(huán)技術和IRIG-B 碼等。GPS授時技術雖然精度高,抗干擾性強,但是由于需要專用的GPS接收機,若單純使用GPS 授時技術做時鐘同步,就需要在每個采集點安裝接收機,成本較高。鎖相環(huán)是一種讓輸出信號在頻率和相位上與輸入參考信號同步的技術,輸出信號的時鐘準確度和穩(wěn)定性直接依賴于輸入參考信號。IRIG-B 碼是一種信息量大,適合傳輸的時間碼,但是由于其時間精度低,不適合應用于高精度時鐘同步的系統(tǒng)。基于上述分析,本文結合這三種常用技術,提出了一種基于FPGA的分布式采集系統(tǒng)時鐘同步控制技術。該技術既保留了GPS 授時的高精確度和高穩(wěn)定性,又具備IRIG-B時間碼易傳輸和低成本的特性,為分布式采集系統(tǒng)中的時鐘同步提供了一種新的解決方案。 本文中的設計采用了Ublox公司的精確授時GPS芯片LEA-5T,通過對GPS芯片串行時間信息解碼,獲得準確的UTC時間,并實現了分布式采集系統(tǒng)中各個采集設備的精確時間打碼。為了能夠使整個分布式采集系統(tǒng)具有統(tǒng)一的高精度數據采集時鐘,本論文采用了數模混合的鎖相環(huán)技術,將GPS 接收芯片輸出的高精度秒信號作為參考基準,生成了與秒信號高精度同步的100MHZ 高頻時鐘。本文在FPGA 中完成了IRIG-B 碼的編碼部分,將B 碼的準時標志與GPS 秒信號同步,提高了IRIG-B 碼的時間精度。在分布式采集系統(tǒng)中,IRIG-B時間碼能直接通過串口或光纖將各個采集點時間與UTC時間統(tǒng)一,節(jié)約了各點布設GPS 接收機的高昂成本。最后,通過PC104總線對時鐘同步控制卡進行了數據讀取和測試,通過實驗結果的分析,提出了改進方案。實驗表明,改進后的時鐘同步控制方案具有很高的時鐘同步精度,對時鐘同步技術有著重大的推進意義!

    標簽: FPGA 分布式 采集

    上傳時間: 2013-08-05

    上傳用戶:lz4v4

  • USB20設備控制器IP核的設計與FPGA驗證.rar

    隨著計算機及其外圍設備的發(fā)展,傳統(tǒng)的并行接口和串行接口在靈活性和接口擴展等方面存在的缺陷愈來愈不可回避,并逐漸成為計算機通信的瓶頸。在這種情況下,通用串行總線(Universal Serial Bus,USB)誕生了。USB由于具有傳輸速率高、價格便宜、使用方便、靈活性高、支持熱插拔、接口標準化和易于擴展等優(yōu)點,目前已經成為計算機外設接口的主流技術,在計算機外圍設備和消費類電子領域正獲得越來越多的應用。 @@ 本文基于USB2.0協(xié)議規(guī)范,設計了一款支持高速和全速傳輸的USB2.0設備控制器IP核。文中著重介紹了這款設備控制器IP核的設計和FPGA驗證工作,詳細研究并分析了USB2.0規(guī)范,根據規(guī)范提出了一種USB2.0設備控制器整體構架方案,描述了各個功能子模塊硬件電路的功能及實現。從可重用的角度出發(fā),對設備控制器模塊進行優(yōu)化設計,增加多個靈活的配置選項,根據不同的應用對硬件進行配置,使其在滿足要求的情況下去除冗余電路,以減少占用面積和功耗,從而使其靈活地應用于各種USB系統(tǒng)。本文還研究了IP核的驗證方法,并對所設計的USB2.0設備控制器建立了功能完備的ModelSim仿真驗證環(huán)境,搭建了FPGA硬件驗證平臺,設計了具有AHB接口的設備控制器和帶有8051的設備控制器,并分別在FPGA平臺上進行了功能驗證。 @@ 本文所設計的USB2.0設備控制器IP核可配置性高,使用者可以自由配置所需端點的個數以及每個端點類型等,可以集成于多種USB系統(tǒng)中,適于各類USB設備的開發(fā)。本課題所取得的成果為USB2.0設備類的研究和開發(fā)積累了經驗,并為后來實驗室某項目測試芯片的USB數據采集提供了參考方案,也為未來USB3.0接口IP核的開發(fā)和應用奠定了基礎。 @@關鍵詞USB2.0控制器;IP核;FPGA;驗證

    標簽: FPGA USB 20

    上傳時間: 2013-06-30

    上傳用戶:nanfeicui

  • IIR數字濾波器優(yōu)化設計及FPGA仿真驗證.rar

    IIR數字濾波器是沖激響應為無限長的一類數字濾波器,是電子、通信及信號處理領域的重要研究內容,國內外學者對IIR數字濾波器的優(yōu)化設計進行了大量研究。其中,進化算法優(yōu)化設計IIR數字濾波器雖然取得了一定的效果,但是其也有自身的一些不足;另外,基于粒子群算法以及人工魚群算法的IIR數字濾波器優(yōu)化設計也取得了較好的效果。但這些方法都是將多目標優(yōu)化問題轉化為單目標優(yōu)化問題,這種方法是將每個目標賦一個權值,然后將這些賦了權值的目標相加,把相加的結果作為目標函數,在此基礎上尋找目標函數的最小值,這樣做造成的問題是可能將其中的任何一種滿足目標函數值最小的情況作為最優(yōu)解,但實際上得到的不一定是最優(yōu)解。也就是說,單目標的方法難以區(qū)分哪一種情況為最優(yōu)解,這樣的尋優(yōu)模型從理論上來說是難以得到最優(yōu)解的。另外,在將多目標轉化為單目標時,各個目標的權值難以確定,而且最終只能得到唯一解。針對這些問題,本文在研究傳統(tǒng)遺傳算法、進化規(guī)劃算法以及量子遺傳算法的IIR數字濾波器優(yōu)化設計的基礎上,將重點研究IIR數字濾波器的粒子進化規(guī)劃優(yōu)化、遺傳多目標優(yōu)化以及量子多目標優(yōu)化。另外,由于在通信系統(tǒng)中IIR數字濾波器有廣泛應用,并且大量采用FPGA實現,多目標優(yōu)化方法得到的濾波器性能也值得驗證,因此,對多目標優(yōu)化方法得到的IIR數字濾波器系數進行FPGA仿真驗證有重要的現實意義。 @@ 論文的主要工作及研究成果具體如下: @@ 1.分析IIR數字濾波器的數學模型及其優(yōu)化設計的參數;針對低通IIR數字濾波器,采用遺傳算法及量子遺傳算法對其進行優(yōu)化設計,并給出相應的仿真結果及分析。 @@ 2.針對使用進化規(guī)劃算法優(yōu)化設計IIR數字濾波器時容易陷入局部極值的問題,研究粒子進化規(guī)劃算法,并將其應用于IIR數字濾波器的優(yōu)化設計,該算法將粒子群優(yōu)化算法與進化規(guī)劃算法相結合,繼承了粒子群算法局部搜索能力強和進化規(guī)劃算法遺傳父代優(yōu)良基因能力強的優(yōu)點。將這種新的粒子進化規(guī)劃算法應用于IIR低通、高通、帶通、帶阻數字濾波器的優(yōu)化設計,顯示了較好的效果。 @@ 3.優(yōu)化設計IIR數字濾波器時,通常將多目標轉化為單目標的優(yōu)化問題,這種方法雖然設計簡單,但是在將多目標轉化為單目標時,各個目標的權值難以確定,而且最終只能得到唯一解,不能提供更多的有效解給決策者。針對常 用基于單目標優(yōu)化算法的不足,在分析IIR數字濾波器優(yōu)化模型和待優(yōu)化參數的基礎上,本文研究遺傳算法的IIR數字濾波器多目標優(yōu)化設計方法,該方法將多個目標值直接映射到適應度函數中,通過比較函數值的占優(yōu)關系來搜索問題的有效解集,使用這種方法可以求得一組有效解,并且將多目標轉化為單目標的優(yōu)化方法得到的唯一解也能被包括在這一組有效解中。@@ 4.將量子遺傳算法應用于IIR數字濾波器多目標優(yōu)化設計,研究量子遺傳算法的IIR數字濾波器多目標優(yōu)化設計方法,并將優(yōu)化結果與傳統(tǒng)遺傳算法的多目標優(yōu)化方法進行了比較。仿真結果表明,在對同一種濾波器進行優(yōu)化設計時,使用該方法得到的結果通帶波動更小,過渡帶更窄,阻帶衰減也更大。 @@ 5.針對IIR數字濾波器的硬件實現問題,在對IIR數字濾波器的結構特征進行分析的基礎上,分別采用遺傳多目標優(yōu)化方法量子多目標方法優(yōu)化設計IIR數字濾波器的系數,然后針對兩組系數進行了FPGA( Field-Programmable GateArray,現場可編程門陣列)仿真驗證,并對兩種結果進行了對比分析。 @@關鍵詞:IIR數字濾波器;優(yōu)化設計

    標簽: FPGA IIR 數字濾波器

    上傳時間: 2013-06-09

    上傳用戶:熊少鋒

  • 基于USB和FPGA技術的激光打標控制卡的研究與開發(fā).rar

    激光打標是指利用高能量密度的激光束在物件表面作永久性標刻。激光打標以其“打標速度快、性能穩(wěn)定、打標質量好”等優(yōu)勢,獲得了日益廣泛的應用。傳統(tǒng)的激光打標系統(tǒng)一般是基于ISA總線或PCI總線的,運動控制卡必須插在計算機的PCI插槽內,且不支持熱捅拔,影響了控制卡的穩(wěn)定性;以單片機為主控制器的激光打標控制卡雖然成本低、運行可靠,但由于其運算速度慢、存儲容量有限,限制了它的應用范圍。 運動控制卡是激光打標系統(tǒng)的核心組成部分。本文設計了一種新型的基于USB總線,以FPGA為主控單元的振鏡掃描式激光打標控制卡,它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強、易擴展等優(yōu)點,將PC機強大的信息處理能力與運動控制卡的運動控制能力相結合,具有信息處理能力強、開放程度高、使用方便的特點。 本文首先介紹了激光打標的原理,激光打標技術的發(fā)展現狀以及激光打標系統(tǒng)的組成結構。在對USB總線技術作了簡要介紹后,詳細討論了激光打標控制卡的硬件電路設計,包括USB接口電路,FPGA主控單元電路,D/A單元電路,存儲器電路,I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細設計,通過軟硬件調試,控制卡實現了USB通信,輸出兩路模擬信號,SRAM數據讀寫,數字量輸入輸出等功能。

    標簽: FPGA USB 激光打標

    上傳時間: 2013-04-24

    上傳用戶:prczsf

  • 基于FPGA的Viterbi譯碼器設計與實現.rar

    卷積碼是廣泛應用于衛(wèi)星通信、無線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實現結構比較簡單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發(fā)展,使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設計可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應用需求,具有很重要的現實意義。 本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上,重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結構保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結構,大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語言編寫程序,實現(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎上,擴展了Viterbi譯碼器的通用性,使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式,可以對(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證,Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器,譯碼器運行穩(wěn)定可靠。最后,使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析,仿真結果表明,在同等條件下,本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

    標簽: Viterbi FPGA 譯碼器

    上傳時間: 2013-06-24

    上傳用戶:myworkpost

  • FPGA中多標準可編程IO端口的設計.rar

    現場可編程門陣列(FPGA,Field Programmable Gate Array)是可編程邏輯器件的一種,它的出現是隨著微電子技術的發(fā)展,設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統(tǒng)設計師們更愿意自己設計專用集成電路(ASIC,Application Specific Integrated Circuit).芯片,而且希望ASIC的設計周期盡可能短,最好是在實驗室里就能設計出合適的ASIC芯片,并且立即投入實際應用之中。現在,FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一,它的主要作用是提供封裝引腳到CLB之間的接口,將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路,并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能,在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言,可選的I/O資源的特性包括:IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現,該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項,目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊;同時針對以前設計的I/O模塊不支持雙端標準的缺點,要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發(fā)轉換電路,與單端標準比較,LVDS具有很多優(yōu)點: (1)LVDS傳輸的信號擺幅小,從而功耗低,一般差分線上電流不超過4mA,負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小,從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化,單端信號擺幅為400mV,這樣允許輸入共模電壓從0.2V到2.2V范圍內變化,也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝,輔助Xilinx公司FPGA開發(fā)軟件ISE,設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構,它有靈活的可配置性和出色的適應能力,能支持大量的I/O標準,其中包括單端標準,也包括雙端標準如LVDS等。它具有適應性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結構特征,這些特點可以改進和簡化系統(tǒng)級的設計,為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證,性能參數已達到預期標準。

    標簽: FPGA 標準 可編程

    上傳時間: 2013-05-15

    上傳用戶:shawvi

  • FPGA內全數字延時鎖相環(huán)的設計.rar

    現場可編程門陣列(FPGA)的發(fā)展已經有二十多年,從最初的1200門發(fā)展到了目前數百萬門至上千萬門的單片FPGA芯片。現在,FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域,但國內市場基本上是國外品牌的天下。 在高密度FPGA中,芯片上時鐘分布質量變的越來越重要,時鐘延遲和時鐘偏差已成為影響系統(tǒng)性能的重要因素。目前,為了消除FPGA芯片內的時鐘延遲,減小時鐘偏差,主要有利用延時鎖相環(huán)(DLL)和鎖相環(huán)(PLL)兩種方法,而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小,輸出時鐘的精度更高,但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮,我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎,對全數字延時鎖相環(huán)(DLL)電路進行分析研究和設計,在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里,從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優(yōu)化等做了大量的工作,通過比較DLL與PLL、數字DLL與模擬DLL,深入的分析了全數字DLL模塊電路組成結構和工作原理,設計出了符合指標要求的全數字DLL模塊電路,為開發(fā)自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發(fā)展,然后深入分析對比了DLL和PLL兩種時鐘管理方法的優(yōu)劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮,給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析,驗證電路功能,得出應用參數。在設計中,用Verilog-XL對部分電路進行數字仿真,Spectre對進行部分電路的模擬仿真,而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模,設計出的DLL工作頻率范圍從25MHz到400MHz,工作電壓為1.8V,工作溫度為-55℃~125℃,最大抖動時間為28ps,在輸入100MHz時鐘時的功耗為200MW,達到了國外同類產品的相應指標。最后完成了輸出電路設計,可以實現時鐘占空比調節(jié),2倍頻,以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。

    標簽: FPGA 全數字 延時

    上傳時間: 2013-06-10

    上傳用戶:yd19890720

  • OFDM系統(tǒng)同步及解調的FPGA實現.rar

    自20世紀80年代以來,正交頻分復用技術不但在廣播式數字音頻和視頻領域得到廣泛的應用,而且已經成為無線局域網標準(例如IEEE802.11a和HiperLAN/2等)的一部分。OFDM由于其頻譜利用率高,成本低等原因越來越受到人們的關注。隨著人們對通信數據化、寬帶化、個人化和移動化需求的增強,OFDM技術在綜合無線接入領域將會獲得越來越廣泛的應用。人們開始集中越來越多的精力開發(fā)OFDM技術在移動通信領域的應用,本文也是基于無線通信平臺上的OFDM技術的運用。 本文的所有內容都是建立在空地數據無線通信系統(tǒng)下行鏈路FPGA實現基礎上的。本文作者的主要工作集中在鏈路接收端的FPGA實現和調試上。主要包括幀同步(時間同步)算法的研究與設計、OFDM頻率同步算法的研究與設計以及同步模塊、OFDM解調模塊、QAM解調模塊的FPGA實現。最終實現高速數字圖像傳輸系統(tǒng)下行鏈路在無線環(huán)境中連通。 對于無線移動通信系統(tǒng)而言,多普勒頻移、收發(fā)設備的本地載頻偏差均可能破壞OFDM系統(tǒng)子載波之間的正交性,從而導致ICI,影響系統(tǒng)性能。另外,由于OFDM系統(tǒng)大多采用IFFT/FFT實現調制解調,因此在接收方確定FFT的起點對數據的正確解調也至關重要。同步技術即是針對系統(tǒng)中存在的定時偏差、頻率偏差進行定時、頻偏的估計與補償,來減少各種同步偏差對系統(tǒng)性能的影響。在OFDM實現的關鍵技術中,同步技術是十分重要的一部分。本文花費了三個章節(jié)闡述了同步技術的原理、算法和實現方法。 目前OFDM系統(tǒng)的載波同步方案,可以歸納為三大類:輔助數據類,盲估計類和基于循環(huán)前綴的半盲估計類。本文首先分析了各種載波同步方案的優(yōu)缺點,并舉例說明了各個載波同步方式的實現方法。然后具體闡述了本文在FPGA平臺上實現的OFDM接收端同步的同步方式,包括其具體算法和FPGA實現結構。本文所采用的幀同步和頻率同步方案都是采用輔助數據類的,在闡述其具體算法的同時對算法在不同參數和不同形式下的性能做出了仿真對比分析。 OFDM的解調采用FFT算法,在FPGA上的實現是十分方便的。本文主要闡述其實現結構,重點放在提取有效數據部分有效數據位置的推導過程。最后介紹了本文實現QAM軟解調的解調方法。 本文闡述算法采用先提出原理,然后給出具體公式,再根據公式中的系數和變量分析算法性能的方式。在闡述實現方式時首先給出實現框圖,然后對框圖中比較重要或者復雜的部分進行詳細闡述。在介紹完每個模塊實現方式之后給出了仿真或者上板結果,最后再給出整體測試結果。

    標簽: OFDM FPGA

    上傳時間: 2013-06-26

    上傳用戶:希醬大魔王

主站蜘蛛池模板: 英德市| 古丈县| 泰来县| 肇东市| 禹州市| 安陆市| 兴城市| 南漳县| 太原市| 柳州市| 大埔区| 渑池县| 双桥区| 清徐县| 陆河县| 山阳县| 扎兰屯市| 太湖县| 黄陵县| 乐至县| 吴旗县| 宣恩县| 渭南市| 卢湾区| 监利县| 山阳县| 甘谷县| 廉江市| 静乐县| 城市| 江华| 诸城市| 平塘县| 高雄县| 高要市| 南靖县| 柏乡县| 沾益县| 肇东市| 盐城市| 凤凰县|