基于FPGA數(shù)字電壓表的設(shè)計(jì) EDA是電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)的縮寫(xiě),在20世紀(jì)60年代中期從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測(cè)試(CAT)和計(jì)算機(jī)輔助工程(CAE)的概念發(fā)展而來(lái)的。 EDA技術(shù)就是以計(jì)算機(jī)為工具,設(shè)計(jì)者在EDA軟件平臺(tái)上,用硬件描述語(yǔ)言VHDL完成設(shè)計(jì)文件,然后由計(jì)算機(jī)自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合、優(yōu)化、布局、布線(xiàn)和仿真,直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。本電壓表的電路設(shè)計(jì)正是用VHDL語(yǔ)言完成的 。此次設(shè)計(jì)采用的是Altera公司 的Quartus II 7.0軟件。本次設(shè)計(jì)的參考電壓為2.5V,精度為0.01V。此電壓表的設(shè)計(jì)特點(diǎn)為通過(guò)軟件編程下載到硬件實(shí)現(xiàn),設(shè)計(jì)周期短,開(kāi)發(fā)效率高。
標(biāo)簽: FPGA 數(shù)字電壓表 報(bào)告
上傳時(shí)間: 2013-11-24
上傳用戶(hù):無(wú)聊來(lái)刷下
結(jié)合坐標(biāo)采集和處理在新型激光光幕靶中的應(yīng)用,針對(duì)傳統(tǒng)激光光幕靶處理器I/O緊缺、處理速度慢、存在錯(cuò)報(bào)、漏報(bào),無(wú)法測(cè)試子彈連發(fā)坐標(biāo)等問(wèn)題,提出了一種以FPGA為核心的坐標(biāo)采集和處理系統(tǒng)的設(shè)計(jì)方法。設(shè)計(jì)中采用了自頂向下的設(shè)計(jì)方法,將該系統(tǒng)依據(jù)邏輯功能劃分為3個(gè)模塊,并在ISE 14.1和Modelsim中進(jìn)行設(shè)計(jì)、編譯、仿真,最后的仿真結(jié)果表明該系統(tǒng)能夠很好地采集到子彈的坐標(biāo)。
標(biāo)簽: FPGA 激光光幕靶 中的應(yīng)用
上傳時(shí)間: 2013-12-19
上傳用戶(hù):haoxiyizhong
提出一種以現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)為硬件核心的鋼絲繩漏磁無(wú)損檢測(cè)系統(tǒng)設(shè)計(jì)方案,設(shè)計(jì)了外圍電路并對(duì)嵌入式IP軟核進(jìn)行了配置,利用C語(yǔ)言和VHDL硬件描述語(yǔ)言編寫(xiě)了檢測(cè)系統(tǒng)軟件程序。實(shí)驗(yàn)表明該系統(tǒng)具有功耗低、運(yùn)算能力強(qiáng)、精度高、便于攜帶等優(yōu)點(diǎn)。
標(biāo)簽: FPGA 漏磁 無(wú)損檢測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間: 2013-11-17
上傳用戶(hù):taozhengxin
fpga管腳電流電壓設(shè)置
標(biāo)簽: fpga 管腳 電流 電壓設(shè)置
上傳時(shí)間: 2013-11-03
上傳用戶(hù):u789u789u789
fpga高手經(jīng)驗(yàn)談
標(biāo)簽: fpga 高手 經(jīng)驗(yàn)談
上傳時(shí)間: 2014-01-12
上傳用戶(hù):趙云興
對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開(kāi)發(fā)人員,他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊。基于已經(jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開(kāi)發(fā),將使現(xiàn)有IP在未來(lái)應(yīng)用中得到更好的復(fù)用,也可以使在不同開(kāi)發(fā)人員和內(nèi)部組織之間進(jìn)行共享和交換的代碼更好服用
標(biāo)簽: LabVIEW FPGA IP核 模塊設(shè)計(jì)
上傳時(shí)間: 2013-11-20
上傳用戶(hù):lnnn30
首先介紹了采用直接數(shù)字頻率合成(DDS)技術(shù)的正弦信號(hào)發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號(hào)發(fā)生器的基本方法,然后結(jié)合DDS的原理分析了采用DDS方法實(shí)現(xiàn)的正弦信號(hào)發(fā)生器的優(yōu)缺點(diǎn),其中重點(diǎn)分析了幅度量化雜散產(chǎn)生的誤差及其原因,最后針對(duì)DDS原理上存在的幅度量化雜散,利用FPGA時(shí)鐘頻率可調(diào)的特點(diǎn),重點(diǎn)提出了基于FPGA實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器的兩種改進(jìn)方法,經(jīng)過(guò)MATLAB仿真驗(yàn)證,改進(jìn)方法較好的抑制了幅度量化雜散,減小了誤差。
上傳時(shí)間: 2013-10-09
上傳用戶(hù):ssj927211
基于FPGA的交通燈設(shè)計(jì) 里面有全部代碼和詳細(xì)步驟簡(jiǎn)潔易懂
上傳時(shí)間: 2013-11-19
上傳用戶(hù):hewenzhi
FPGA初學(xué)者的入門(mén)教程
標(biāo)簽: FPGA
上傳時(shí)間: 2013-11-14
上傳用戶(hù):lanjisu111
頻率特征測(cè)試儀是用來(lái)測(cè)量電路傳輸特性和阻抗特性的儀器,簡(jiǎn)稱(chēng)掃頻儀。掃頻信號(hào)源是掃頻儀的主要功能部件,作用是產(chǎn)生測(cè)量用的正弦掃頻信號(hào),其 掃頻范圍可調(diào),輸出信號(hào)幅度等幅。本設(shè)計(jì)采用DDS(數(shù)字頻率合成技術(shù))產(chǎn)生掃頻信號(hào),以Xilinx FPGA為控制核心,通過(guò)A/D和D/A等接口電路,實(shí)現(xiàn)掃頻信號(hào)頻率的步進(jìn)調(diào)整、幅度與相位的測(cè)量,創(chuàng)新的使用了計(jì)算機(jī)軟件作為儀器面板來(lái)顯示被測(cè)網(wǎng)絡(luò) 幅頻特性與相頻特性,并且測(cè)試結(jié)果可保存到各種存儲(chǔ)介質(zhì)中。
標(biāo)簽: FPGA PCB 數(shù)字存儲(chǔ) 掃頻儀
上傳時(shí)間: 2013-10-19
上傳用戶(hù):xiaoxiang
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1