FPGA可促進(jìn)嵌入式系統(tǒng)設(shè)計(jì)改善即時(shí)應(yīng)用性能，臺(tái)灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標(biāo)簽： FPGA 嵌入式 系統(tǒng) 性能
上傳時(shí)間： 2013-08-20
上傳用戶：liuwei6419
FPGA設(shè)計(jì)全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫(kù)\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項(xiàng)目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真
標(biāo)簽： FPGA 流程
上傳用戶：cuibaigao
FPGA驅(qū)動(dòng)STN （16x2）的程序，沒有相應(yīng)的液晶屏是看不到效果的，而且不是個(gè)工程文件，只能從中學(xué)習(xí)下，驅(qū)動(dòng)液晶的信號(hào)怎么來(lái)。
標(biāo)簽： FPGA 16x2 STN 驅(qū)動(dòng)
上傳用戶：shus521
基于FPGA的機(jī)器人視頻監(jiān)視系統(tǒng)，內(nèi)有各種詳盡的資料，絕對(duì)準(zhǔn)確可靠！
標(biāo)簽： FPGA 機(jī)器人 視頻監(jiān)視系統(tǒng)
上傳用戶：012345
FPGA相關(guān)硬件仿真程序，編譯環(huán)境QUARTER Ⅱ。
標(biāo)簽： FPGA 硬件仿真 程序
上傳用戶：lanhuaying
一種計(jì)算高階矩陣奇異值分解的FPGA實(shí)現(xiàn)方法。
標(biāo)簽： FPGA 計(jì)算 矩陣 奇異值分解
上傳時(shí)間： 2013-08-21
上傳用戶：253189838
可以在里面修改協(xié)議.主要是cmos---fpga--usb(68013a)中除68013a部分的程序
標(biāo)簽： 68013a cmos fpga usb
上傳用戶：半熟1994
16位定點(diǎn)FFT-DSP的FPGA實(shí)現(xiàn)，相關(guān)代碼和實(shí)用說(shuō)明
標(biāo)簽： FFT-DSP FPGA 定點(diǎn)
上傳用戶：ljt101007
很好的幾個(gè)FPGA工程，對(duì)提高FPGA設(shè)計(jì)有一定的幫助（注：代碼為Verilog編寫）。
標(biāo)簽： Verilog FPGA 工程 設(shè)計(jì)實(shí)例
上傳用戶：英雄
無(wú)線通信FPGA設(shè)計(jì) 書的附帶代碼。書中涉及無(wú)線通信的各個(gè)環(huán)節(jié)，但是介紹的都不細(xì)，而且例程太簡(jiǎn)單，但是可以做入門學(xué)習(xí)用。
標(biāo)簽： FPGA 無(wú)線通信 代碼
上傳用戶：mickey008
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
