FPGA VERILOG 用DCFIFO實現 跨時鐘域的數據傳輸，已驗證，直接可用
標簽： VERILOG DCFIFO FPGA 時鐘域
上傳時間： 2014-01-07
上傳用戶：jichenxi0730
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 實現高速到低速時鐘域的數據傳輸 ，值得學習。
標簽： alteral VERILOG DCFIFO FPGA
上傳時間： 2013-12-26
上傳用戶：lepoke
FIQ有FIQ_PWM、FIQ_TMA和FIQ_TMB三個中斷源,當定時器A或B計滿溢出時產生中斷請求信號TA_TIMEOUT_INT或TA_TIMEOUT_INT,CPU響應后進入中斷執行相應的子程序控制二極管發光。A口的低四位接LED燈，B口的低四位接LED燈.
標簽： TA_TIMEOUT_INT FIQ_PWM FIQ_TMA FIQ_TMB
上傳時間： 2013-12-11
上傳用戶：鳳臨西北
FX2開發板程序下載B
標簽： FX2 開發板 程序
上傳時間： 2013-12-09
上傳用戶：jing911003
RFID Security - F. Thornton, B. Haines, A. Das, et al - Syngress - 2006
標簽： F. B. A. Security
上傳時間： 2013-12-13
上傳用戶：love_stanford
停車誘導系統中車位預測模型的研究 摘 要 研究城市停車誘導系統的停車車位占有率預測問題。首先提出墓于B P神經網絡的車位占有預測模型， 同時將自適應 學習速率調整法和加入動量項方法用于改善基本B P神經網絡， 優化了學習速率， 減少了訓練過程的震蕩趨勢， 改善了網絡的收效 隆。以此為基礎實現了停車位的智能預測 0最后， 進行了多種方法比對實驗
標簽： 停車誘導 預測模型 城市
上傳時間： 2013-12-17
上傳用戶：GavinNeko
現色彩空間轉換R’G’B’ to Y’CbCr的VHDL源代碼。
標簽： CbCr VHDL to 色彩
上傳時間： 2016-10-15
上傳用戶：cazjing
奇跡 mu 客戶端 main 97 b補丁，未跳np
標簽： main mu 97 補丁
上傳時間： 2016-10-16
上傳用戶：sxdtlqqjl
藍牙串口程序2 設備B BLUELAB4.0
標簽： BLUELAB 4.0 藍牙 串口程序
上傳時間： 2014-01-18
上傳用戶：源弋弋
07高教杯數學建模b題之北京公交車查詢系統
標簽： 數學建模 查詢系統
上傳時間： 2016-10-21
上傳用戶：cuibaigao
蟲蟲下載站版權所有 京ICP備2021023401號-1
