FPGA程序的top.v文件，主要實現DDS信號發生器功能，通過定時器，可簡單實現輸出幅值無極跳變
標簽： FPGA top 程序
上傳時間： 2013-11-26
上傳用戶：曹云鵬
wz_jsgraphics.js v. 2.3 div畫圖類，包括很多div的應用。
標簽： v. wz_jsgraphics 2.3 div
上傳時間： 2013-12-09
上傳用戶：225588
IIR code. IEEE STD 1364-1995 Verilog file: iir_par.v.
標簽： Verilog iir_par IEEE 1364
上傳時間： 2013-12-23
上傳用戶：xiaoxiang
oracle帶的包常用函數.v$rollstat與v$undostat兩者的區別
標簽： rollstat undostat oracle 函數
上傳時間： 2017-01-16
上傳用戶：zuozuo1215
本程序包含：EEPROM的功能模型(eeprom.v)、讀/寫EEPROM的verilog HDL 行為模塊（eeprom_wr.v）、信號產生模塊（signal.v）和頂層模塊(top.v) ，這樣可以有一個完整的EEPROM的控制模塊和測試文件，本文件通過測試。
標簽： EEPROM eeprom_wr verilog eeprom
上傳時間： 2017-01-22
上傳用戶：lanjisu111
8單徑瑞利信道中的四發四收V-BLAST： (1) 請設計一種具體的導引輔助的信道估計方法，用Simulink進行仿真，測量16QPSK調制時的誤碼率性能。畫出比特信噪比與信道估計均方誤差的關系曲線，畫出比特信噪比與誤碼率的關系曲線。 (2) 計算所設計方案的頻譜效率是多少，單位為bit/Hz/s。
標簽： V-BLAST 信道 輔助 信道估計
上傳時間： 2017-01-25
上傳用戶：ainimao
關于醫學診斷系統matlab實現 v 關于醫學診斷系統matlab實現
標簽： matlab 診斷系統
上傳時間： 2014-01-22
上傳用戶：問題問題
Dijkstra最短路徑 void output_path(int v)
標簽： output_path Dijkstra void int
上傳時間： 2013-12-25
上傳用戶：changeboy
A Triangulation on vertices (generic type V)
標簽： Triangulation vertices generic type
上傳時間： 2013-12-20
上傳用戶：jyycc
Sigma SMP8634 Mrua v. 2.8.2.0
標簽： v. Sigma 8634 Mrua
上傳時間： 2013-12-13
上傳用戶：lunshaomo
蟲蟲下載站版權所有 京ICP備2021023401號-1
