設(shè)計(jì)了一種新型Antipodal Vivaldi天線,顯著提高了天線的特性。結(jié)果表明,該天線可實(shí)現(xiàn)對IEEE 802.11 a、b、g標(biāo)準(zhǔn)的完全覆蓋,應(yīng)用頻帶在2.26~2.6 GHz和5.7~6.1 GHz頻率范圍內(nèi),駐波VSWR均低于1.4,增益達(dá)到約7.5 dB,方向性良好,具有良好的應(yīng)用價(jià)值。
標(biāo)簽： Antipodal Vivaldi 寬帶 天線設(shè)計(jì)
上傳時(shí)間： 2013-10-10
上傳用戶：1109003457
The RT9005A/B is a dual-output Linear regulator for DDR-SDRAM VDDQ supply and termination voltage VTT supply.
上傳時(shí)間： 2013-11-13
上傳用戶：lmq0059
The RT9018A/B is a high performance positive voltage regulator designed for use in applications requining very low Input voltage and very low dropout voltage at up to 3A(peak).
上傳時(shí)間： 2013-10-10
上傳用戶：geshaowei
多維多選擇背包問題(MMKP)是0-1背包問題的延伸，背包核已經(jīng)被用來設(shè)計(jì)解決背包問題的高效算法。目的是研究如何獲得一種背包核，并以此高效處理多維多選擇背包問題。首先給出了一種方法確定MMKP的核，然后闡述了利用核精確解決MMKP問題的B&B算法，列出了具體的算法步驟。在分析了算法的存儲復(fù)雜度后，將算法在各種實(shí)例上的運(yùn)行效果與目前解決MMKP問題的常用算法的運(yùn)行效果進(jìn)行了比較，發(fā)現(xiàn)本文的算法性能優(yōu)于以往任何算法。
上傳時(shí)間： 2013-11-20
上傳用戶：wangw7689
該電路集包括了從業(yè)界享有盛名的公司搜集到的大量最新電路，體現(xiàn)了豐富的設(shè)計(jì)思想。為便于讀者理解和應(yīng)用這些電路，本書幾乎對每個(gè)電路都附有簡要說明。$ C' I" t% P5 l3 V. l0 K, B 本書可供電子技術(shù)工作者、高等院校和中等專科學(xué)校師生、電子愛好者閱讀和參考。( H& s, \, z6 ~% D: @
上傳時(shí)間： 2013-10-19
上傳用戶：songnanhua
CPU在處理某一事件時(shí)，發(fā)生了另一事件請求CPU迅速去處理。CPU暫時(shí)中斷當(dāng)前的工作，轉(zhuǎn)去處理事件B。待CPU將事件B處理完畢后，再回到原來事件A被中斷的地方繼續(xù)處理事件A。這一處理過程稱為中斷。介紹用匯編和C語言兩語言的源程序，愿給大家?guī)韼椭?前面我已經(jīng)上傳了幾個(gè)程序，沒幾天卻失蹤了。但這次的不會(huì)失蹤，能保留上幾天。
上傳時(shí)間： 2014-12-31
上傳用戶：dianxin61
飛思卡爾智能車的舵機(jī)測試程序 #include <hidef.h> /* common defines and macros */#include <MC9S12XS128.h> /* derivative information */#pragma LINK_INFO DERIVATIVE "mc9s12xs128" void SetBusCLK_16M(void) { CLKSEL=0X00; PLLCTL_PLLON=1; //鎖相環(huán)電路允許位 SYNR=0x00 | 0x01; //SYNR=1 REFDV=0x80 | 0x01; POSTDIV=0x00; _asm(nop); _asm(nop); while(!(CRGFLG_LOCK==1)); CLKSEL_PLLSEL =1; } void PWM_01(void) { //舵機(jī)初始化 PWMCTL_CON01=1; //0和1聯(lián)合成16位PWM； PWMCAE_CAE1=0; //選擇輸出模式為左對齊輸出模式 PWMCNT01 = 0; //計(jì)數(shù)器清零； PWMPOL_PPOL1=1; //先輸出高電平，計(jì)數(shù)到DTY時(shí)，反轉(zhuǎn)電平 PWMPRCLK = 0X40; //clockA 不分頻,clockA=busclock=16MHz;CLK B 16分頻:1Mhz PWMSCLA = 0x08; //對clock SA 16分頻,pwm clock=clockA/16=1MHz; PWMCLK_PCLK1 = 1; //選擇clock SA做時(shí)鐘源 PWMPER01 = 20000; //周期20ms； 50Hz; PWMDTY01 = 1500; //高電平時(shí)間為1.5ms; PWME_PWME1 = 1;
上傳時(shí)間： 2013-11-04
上傳用戶：狗日的日子
單片機(jī)仿真軟件，單片機(jī)開發(fā)仿真環(huán)境keil.c51.v706.Full。
上傳時(shí)間： 2014-12-31
上傳用戶：lo25643
單片機(jī)仿真軟件，單片機(jī)開發(fā)仿真環(huán)境keil.c51.v706.Full。
上傳時(shí)間： 2013-10-13
上傳用戶：ca05991270
這是一些設(shè)計(jì)程序，如果你會(huì)一些調(diào)試方面的東西，把這個(gè)看懂了，結(jié)合硬件就可以實(shí)現(xiàn)了
上傳時(shí)間： 2013-11-18
上傳用戶：lml1234lml
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
