亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

hdL

Hardware Des cription Language??--??硬件描述語言

  • Active hdL 8.10

    ALDEC公司的Active-hdL是一個(gè)開放型的仿真工具。 可支持幾乎所有的FPGA/CPLD廠商的產(chǎn)品，設(shè)計(jì)輸入可以原理圖或硬件描述語言或有限狀態(tài)機(jī) 方式

    標(biāo)簽： Active 8.10 hdL

    上傳時(shí)間： 2013-05-29

    上傳用戶：1583060504

  • 視頻圖像采集verilog hdL源程序

    ：視頻圖像采集verilog hdL源程序，視頻解碼芯片部分的，可以供參考

    標(biāo)簽： verilog hdL 視頻圖像 源程序

    上傳時(shí)間： 2013-04-24

    上傳用戶：koulian

  • 《Verilog hdL 硬件描述語言》

    ·詳細(xì)說明：正式出版物《Verilog hdL 硬件描述語言》一書的精美 PDF 電子版。- Official publication Verilog hdL Hardware Description Language a book fine PDF electron version.目      錄譯者序前言第1章   簡(jiǎn)介&n

    標(biāo)簽： nbsp Verilog hdL 硬件描述語言

    上傳時(shí)間： 2013-07-02

    上傳用戶：6404552

  • Verilog hdL數(shù)字設(shè)計(jì)與綜合（第二版）

    ·本書從用戶的角度全面闡述了Verilog hdL語言的重要細(xì)節(jié)和基本設(shè)計(jì)方法，并詳細(xì)介紹了Verilog 2001版的主要改進(jìn)部分。本書重點(diǎn)關(guān)注如何應(yīng)用Verilog語言進(jìn)行數(shù)字電路和系統(tǒng)的設(shè)計(jì)和驗(yàn)證，而不僅僅講解語法。全書從基本概念講起，并逐漸過渡到編程語言接口以及邏輯綜合等高級(jí)主題。書中的內(nèi)容全部符合Verilog hdL IEEE 1364-2001標(biāo)準(zhǔn)。本書適合電子、計(jì)算機(jī)、自動(dòng)控制等專業(yè)

    標(biāo)簽： Verilog nbsp hdL 數(shù)字設(shè)計(jì)

    上傳時(shí)間： 2013-04-24

    上傳用戶：gyq

  • Verilog hdL: A Guide to Digital Design and

    ·Verilog hdL: A Guide to Digital Design and  

    標(biāo)簽： nbsp Verilog Digital Design

    上傳時(shí)間： 2013-04-24

    上傳用戶：誰偷了我的麥兜

  • Verilog hdL Synthesis, A Practical Primer

    ·Verilog hdL Synthesis, A Practical Primer

    標(biāo)簽： nbsp Synthesis Practical Verilog

    上傳時(shí)間： 2013-04-24

    上傳用戶：muhongqing

  • 設(shè)計(jì)與驗(yàn)證verilog hdL

    人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)

    標(biāo)簽： verilog hdL

    上傳時(shí)間： 2013-05-30

    上傳用戶：鳳臨西北

  • hdL Chip Design

    ·hdL Chip Design

    標(biāo)簽： nbsp Design Chip hdL

    上傳時(shí)間： 2013-06-18

    上傳用戶：lizhen9880

  • Verilog hdL 入門教程

    本文主要介紹了Verilog hdL 語言的一些基本知識(shí)，目的是使初學(xué)者能夠迅速掌握hdL 設(shè)計(jì)方法，初步了解并掌握Verilog hdL語言的基本要素，能夠讀懂簡(jiǎn)單的設(shè)計(jì)代碼并能 夠進(jìn)行一些簡(jiǎn)單設(shè)計(jì)的Verilog hdL建模。

    標(biāo)簽： Verilog hdL 入門教程

    上傳時(shí)間： 2013-05-16

    上傳用戶：mosliu

  • TMS3205402Verilog hdL源碼

    TMS3205402Verilog hdL源碼

    標(biāo)簽： 3205402 Verilog TMS hdL

    上傳時(shí)間： 2013-08-17

    上傳用戶：shizhanincc

主站蜘蛛池模板： 茶陵县| 北辰区| 旺苍县| 朔州市| 峡江县| 仙游县| 静海县| 大荔县| 尼玛县| 邵武市| 南康市| 龙里县| 红河县| 上饶市| 疏勒县| 榆中县| 安远县| 克什克腾旗| 玛曲县| 毕节市| 浮梁县| 通道| 大竹县| 建瓯市| 太白县| 广宁县| 海伦市| 辉县市| 峡江县| 无为县| 马山县| 鹤峰县| 乡城县| 广汉市| 陇川县| 南阳市| 临沭县| 砀山县| 西盟| 广南县| 肃南|