国产河南妇女毛片精品久久久,五月天中文字幕一区二区,久久精品一二三区

hdlc

高級數(shù)據(jù)鏈路控制（hdlc，High-levelDataLinkControl）是一組用于在網(wǎng)絡(luò)結(jié)點間傳送數(shù)據(jù)的協(xié)議，是由國際標準化組織（ISO）頒布的一種高可靠性、高效率的數(shù)據(jù)鏈路控制規(guī)程，其特點是各項數(shù)據(jù)和控制信息都以比特為單位，采用“幀”的格式傳輸[1]。

MPC8xx系列cpu的hdlc驅(qū)動源碼

MPC8xx系列cpu的hdlc驅(qū)動源碼，很有用的哦

標簽： MPC8xx hdlc cpu 驅(qū)動

上傳時間： 2014-01-21

上傳用戶：zhangliming420
hdlc接口的實現(xiàn)

hdlc接口的實現(xiàn)，用VHDL寫的，帶有文檔！

標簽： hdlc 接口

上傳時間： 2016-04-05

上傳用戶：ecooo
MPC850 SCC hdlc自環(huán)通信

MPC850 SCC hdlc自環(huán)通信，利用CS850實驗板上的SCC3端口實現(xiàn)hdlc協(xié)議自環(huán)通信。

標簽： nbsp hdlc MPC 850

上傳時間： 2014-01-10

上傳用戶：nanshan
hdlc通信模塊發(fā)送接收模塊VHDL源碼

hdlc通信模塊發(fā)送接收模塊VHDL源碼

標簽： hdlc VHDL 通信模塊發(fā)送

上傳時間： 2013-12-21

上傳用戶：xcy122677
利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗?zāi)K。hdlc子模塊

利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗?zāi)K。hdlc子模塊

標簽： verilog hdlc crc 硬件描述語言

上傳時間： 2016-05-10

上傳用戶：xuanchangri
This a VHDL implementation of an hdlc controller

This a VHDL implementation of an hdlc controller

標簽： implementation controller This hdlc

上傳時間： 2016-06-01

上傳用戶：saharawalker
hdlc FCS 源碼 ,PIC C30

hdlc FCS 源碼 ,PIC C30

標簽： hdlc FCS C30 PIC

上傳時間： 2013-12-19

上傳用戶：zwei41
hdlc控制接收數(shù)據(jù)開始標志7E和去零模塊

hdlc控制接收數(shù)據(jù)開始標志7E和去零模塊，用于FPGA與E1相接，Verilog HDL語言編寫

標簽： hdlc 控制接收數(shù)據(jù)

上傳時間： 2016-08-17

上傳用戶：xauthu
ISO-hdlc協(xié)議中文版。hdlc是很繁瑣的一個協(xié)議

ISO-hdlc協(xié)議中文版。hdlc是很繁瑣的一個協(xié)議，希望對大家有所幫助。

標簽： ISO-hdlc hdlc 協(xié)議

上傳時間： 2014-01-16

上傳用戶：zhuimenghuadie
hdlc協(xié)議英文原版。希望對大家有幫助。

hdlc協(xié)議英文原版。希望對大家有幫助。

標簽： hdlc 協(xié)議英文家

上傳時間： 2016-10-07

上傳用戶：妄想演繹師

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

hdlc

MPC8xx系列cpu的hdlc驅(qū)動源碼

hdlc接口的實現(xiàn)

MPC850 SCC hdlc自環(huán)通信

hdlc通信模塊發(fā)送接收模塊VHDL源碼

利用verilog硬件描述語言編寫的8為并行輸入的常crc校驗?zāi)K。hdlc子模塊

This a VHDL implementation of an hdlc controller

hdlc FCS 源碼 ,PIC C30

hdlc控制接收數(shù)據(jù)開始標志7E和去零模塊

ISO-hdlc協(xié)議中文版。hdlc是很繁瑣的一個協(xié)議

hdlc協(xié)議英文原版。希望對大家有幫助。