C8051Fxxx 系列單片機(jī)是完全集成的混合信號系統(tǒng)級芯片，具有與8051 兼容的微控制器內(nèi)核，與MCS-51 指令集完全兼容。除了具有標(biāo)準(zhǔn)8052 的數(shù)字外設(shè)部件之外，片內(nèi)還集成了數(shù)據(jù)采集和控制系統(tǒng)中常用的模擬部件和其它數(shù)字外設(shè)及功能部件。參見表1.1 的產(chǎn)品選擇指南可快速查看每個(gè)MCU 的特性。 MCU 中的外設(shè)或功能部件包括模擬多路選擇器、可編程增益放大器、ADC、DAC、電壓比較器、電壓基準(zhǔn)、溫度傳感器、SMBus/ I2C、UART、SPI、可編程計(jì)數(shù)器/定時(shí)器陣列（PCA）、定時(shí)器、數(shù)字I/O 端口、電源監(jiān)視器、看門狗定時(shí)器（WDT）和時(shí)鐘振蕩器等。所有器件都有內(nèi)置的FLASH 程序存儲(chǔ)器和256 字節(jié)的內(nèi)部RAM，有些器件內(nèi)部還有位于外部數(shù)據(jù)存儲(chǔ)器空間的RAM，即XRAM。C8051Fxxx 單片機(jī)采用流水線結(jié)構(gòu)，機(jī)器周期由標(biāo)準(zhǔn)的12 個(gè)系統(tǒng)時(shí)鐘周期降為1 個(gè)系統(tǒng)時(shí)鐘周期，處理能力大大提高，峰值性能可達(dá)25MIPS。C8051Fxxx 單片機(jī)是真正能獨(dú)立工作的片上系統(tǒng)（SOC）。每個(gè)MCU 都能有效地管理模擬和數(shù)字外設(shè)，可以關(guān)閉單個(gè)或全部外設(shè)以節(jié)省功耗。FLASH 存儲(chǔ)器還具有在系統(tǒng)重新編程能力，可用于非易失性數(shù)據(jù)存儲(chǔ)，并允許現(xiàn)場更新8051 固件。應(yīng)用程序可以使用MOVC 和MOVX 指令對FLASH 進(jìn)行讀或改寫，每次讀或?qū)懸粋€(gè)字節(jié)。這一特性允許將程序存儲(chǔ)器用于非易失性數(shù)據(jù)存儲(chǔ)以及在軟件控制下更新程序代碼。片內(nèi)JTAG 調(diào)試支持功能允許使用安裝在最終應(yīng)用系統(tǒng)上的產(chǎn)品MCU 進(jìn)行非侵入式（不占用片內(nèi)資源）、全速、在系統(tǒng)調(diào)試。該調(diào)試系統(tǒng)支持觀察和修改存儲(chǔ)器和寄存器，支持?jǐn)帱c(diǎn)、單步、運(yùn)行和停機(jī)命令。在使用JTAG 調(diào)試時(shí)，所有的模擬和數(shù)字外設(shè)都可全功能運(yùn)行。每個(gè)MCU 都可在工業(yè)溫度范圍（-45℃到+85℃）內(nèi)用2.7V-3.6V（F018/019 為2.8V-3.6V）的電壓工作。端口I/O、/RST 和JTAG 引腳都容許5V 的輸入信號電壓。
上傳時(shí)間： 2013-11-14
上傳用戶：jiangshandz
本文設(shè)計(jì)的DSP最小系統(tǒng)可用于本科生參加電子設(shè)計(jì)大賽，也可對研究生的基本技能訓(xùn)練起到較好的作用，為以后完成畢業(yè)論文提供DSP相關(guān)的理論。硬件是由TI公司專門為電力電子和電機(jī)控制而開發(fā)的16為定點(diǎn)數(shù)字信號處理芯片TMS320LF2407為核心，輔以相應(yīng)的電源、時(shí)鐘、復(fù)位、和JTAG接口電路，構(gòu)成了一個(gè)DSP最小系統(tǒng)。完成BSP最小系統(tǒng)的實(shí)物制作及軟件調(diào)試，通過相關(guān)實(shí)驗(yàn)證明系統(tǒng)運(yùn)作穩(wěn)定可靠。
上傳時(shí)間： 2013-11-08
上傳用戶：hzakao
本文探討如何透過USB來設(shè)定各種采用FPGA的系統(tǒng)與實(shí)現(xiàn)現(xiàn)場升級的彈性。這種方法還可用來取代熱門的JTAG組態(tài)介面，讓用戶不再需要用到機(jī)板上分立的JTAG連結(jié)器，就能降低成本并減少占用電路板的空間。
上傳時(shí)間： 2014-06-11
上傳用戶：liu999666
altera
上傳時(shí)間： 2013-11-05
上傳用戶：dvfeng
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構(gòu)成了R-S（255，223）編碼系統(tǒng)；利用Quartus II 9.0作為硬件仿真平臺(tái)，用硬件描述語言Verilog_HDL實(shí)現(xiàn)編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯(cuò)能力很強(qiáng)的特殊的非二進(jìn)制BCH碼，能應(yīng)對隨機(jī)性和突發(fā)性錯(cuò)誤，廣泛應(yīng)用于各種通信系統(tǒng)中和保密系統(tǒng)中。R-S（255，223）碼能夠檢測32字節(jié)長度和糾錯(cuò)16字節(jié)長度的連續(xù)數(shù)據(jù)錯(cuò)誤信息。
標(biāo)簽： CycloneIII RS編碼
上傳時(shí)間： 2013-11-07
上傳用戶：exxxds
This application note explains the XC9500™/XL/XV Boundary Scan interface anddemonstrates the software available for programming and testing XC9500/XL/XV CPLDs. Anappendix summarizes the iMPACT software operations and provides an overview of theadditional operations supported by XC9500/XL/XV CPLDs for in-system programming.
上傳時(shí)間： 2013-11-15
上傳用戶：fengweihao158@163.com
This application note provides users with a general understanding of the SVF and XSVF fileformats as they apply to Xilinx devices. Some familiarity with IEEE STD 1149.1 (JTAG) isassumed. For information on using Serial Vector Format (SVF) and Xilinx Serial Vector Format(XSVF) files in embedded programming applications
標(biāo)簽： Xilinx XAPP XSVF 503
上傳時(shí)間： 2013-10-21
上傳用戶：tiantwo
Xilinx 高性能 CPLD、FPGA 和配置 PROM 系列具備在系統(tǒng)可編程性、可靠的引腳鎖定以及JTAG 邊界掃描測試功能。此強(qiáng)大的功能組合允許設(shè)計(jì)人員在進(jìn)行重大更改時(shí)，仍能保留原始的器件引腳，從而避免重組 PC 板。通過利用嵌入式控制器從板載 RAM 或 EPROM 對這些CPLD 和 FPGA 編程，設(shè)計(jì)人員可輕松升級、修改和測試設(shè)計(jì)，即使在現(xiàn)場也是如此。
上傳時(shí)間： 2014-08-10
上傳用戶：sc965382896
芯嵌stm32開發(fā)板LCD轉(zhuǎn)接板對應(yīng)的原理圖。芯嵌stm32開發(fā)板包括 2.8屏+ MP3 +錄音 +網(wǎng)絡(luò) +CAN +串口 + PS2 +USB口 +SD +LED +WKUP +中斷按鍵 + 復(fù)位JTAG 外擴(kuò)IO ，硬件資源還是蠻豐富的
標(biāo)簽： stm LCD 32 轉(zhuǎn)接板
上傳時(shí)間： 2013-10-22
上傳用戶：hfnishi
芯嵌stm32開發(fā)板對應(yīng)的原理圖，包括 2.8屏+ MP3 +錄音 +網(wǎng)絡(luò) +CAN +串口 + PS2 +USB口 +SD +LED +WKUP +中斷按鍵 + 復(fù)位JTAG 外擴(kuò)IO ，硬件資源還是蠻豐富的
標(biāo)簽： stm 32 開發(fā)板原理圖
上傳時(shí)間： 2013-10-29
上傳用戶：zczc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
