System will automatically delete the directory

System will automatically delete the directory...

?? 2013-09-09

VHDL,Verilog,System verilog比較

  本文簡(jiǎn)單討論并總結(jié)了VHDL、Verilog，System verilog 這三中語(yǔ)言的各自特點(diǎn)和區(qū)別As the number of enhancements to vario...

?? 2013-10-16

High-Speed Digital System Design

Introduce High-Speed Digital System Design....

?? 2013-10-20

基于System Generator的數(shù)字下變頻設(shè)計(jì)

Xilinx公司推出的DSP設(shè)計(jì)開發(fā)工具System Generator是在Matlab環(huán)境中進(jìn)行建模，是DSP高層系統(tǒng)設(shè)計(jì)與Xilinx FPGA之間實(shí)現(xiàn)的“橋梁”。在分析了...

?? 2013-11-18

Control System of Stepp ingMot

提出了一個(gè)由AT89C52單片機(jī)控制步進(jìn)電機(jī)的實(shí)例。可以通過(guò)鍵盤輸入相關(guān)數(shù)據(jù), 并根據(jù)需要, 實(shí)時(shí)對(duì)步進(jìn)電機(jī)工作方式進(jìn)行設(shè)置, 具有實(shí)時(shí)性和交互性的特點(diǎn)。該系統(tǒng)可應(yīng)用于步進(jìn)電機(jī)控制的大多數(shù)場(chǎng)合。實(shí)踐表...

?? 2013-11-19

The Linux Programming Interface - A Linux and UNIX System Programming Handbook

The Linux Programming Interface - A Linux and UNIX System...

?? 2013-11-10

ARM embeded system designer

ARM embeded system designer,周立功版本，國(guó)內(nèi)較有名的一版。...

?? 2013-10-31

Allegro FPGA System Planner中文介紹

　　完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具 　　Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計(jì)及在設(shè)計(jì)初級(jí)產(chǎn)生最佳的I/O...

?? 2013-11-06

Allegro FPGA System Planner中文介紹

　　完整性高的FPGA-PCB系統(tǒng)化協(xié)同設(shè)計(jì)工具 　　Cadence OrCAD and Allegro FPGA System Planner便可滿足較復(fù)雜的設(shè)計(jì)及在設(shè)計(jì)初級(jí)產(chǎn)生最佳的I/O...

?? 2013-10-19

VHDL,Verilog,System verilog比較

  本文簡(jiǎn)單討論并總結(jié)了VHDL、Verilog，System verilog 這三中語(yǔ)言的各自特點(diǎn)和區(qū)別As the number of enhancements to vario...

?? 2014-03-03