Hi guys, I have a B-spline curve algorithm by using Genetic algorithm. Any interested?
標簽： algorithm interested B-spline Genetic
上傳時間： 2017-04-13
上傳用戶：shawvi
樣板 B 樹 ( B - tree ) 規(guī)則 : (1) 每個節(jié)點內(nèi)元素個數(shù)在 [MIN,2*MIN] 之間, 但根節(jié)點元素個數(shù)為 [1,2*MIN] (2) 節(jié)點內(nèi)元素由小排到大, 元素不重複 (3) 每個節(jié)點內(nèi)的指標個數(shù)為元素個數(shù)加一 (4) 第 i 個指標所指向的子節(jié)點內(nèi)的所有元素值皆小於父節(jié)點的第 i 個元素 (5) B 樹內(nèi)的所有末端節(jié)點深度一樣
上傳時間： 2017-05-14
上傳用戶：日光微瀾
~{JGR 8vQ IzWwR5SC5D2V?bD#DbO5M3~} ~{3v?b~} ~{Hk?b~} ~{2iQ/5H9&D\~} ~{?IRTWw@)3d~} ~{TZ~}JDK1.4.2~{OBM(9}~}
上傳時間： 2015-02-22
上傳用戶：ommshaggar
b to b 模式 電子商務(wù)系統(tǒng) ，c# 開發(fā) , B/S結(jié)構(gòu)
標簽： to 模式 電子商務(wù)系統(tǒng)
上傳時間： 2014-01-20
上傳用戶：hanli8870
i.mx27 driver for nand flash
上傳時間： 2013-12-03
上傳用戶：wanqunsheng
a XOR b> a,然后a XOR b< b,and both a and b are dependent data
上傳時間： 2014-01-27
上傳用戶：yxgi5
歐幾里德算法：輾轉(zhuǎn)求余 原理: gcd(a,b)=gcd(b,a mod b) 當b為0時,兩數(shù)的最大公約數(shù)即為a getchar()會接受前一個scanf的回車符
上傳時間： 2014-01-10
上傳用戶：2467478207
數(shù)據(jù)結(jié)構(gòu)課程設(shè)計 數(shù)據(jù)結(jié)構(gòu)B+樹 B+ tree Library
標簽： Library tree 數(shù)據(jù)結(jié)構(gòu) 樹
上傳時間： 2013-12-31
上傳用戶：semi1981
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
上傳時間： 2013-11-06
上傳用戶：smallfish
摘要: 串行傳輸技術(shù)具有更高的傳輸速率和更低的設(shè)計成本, 已成為業(yè)界首選, 被廣泛應(yīng)用于高速通信領(lǐng)域。提出了一種新的高速串行傳輸接口的設(shè)計方案, 改進了Aurora 協(xié)議數(shù)據(jù)幀格式定義的弊端, 并采用高速串行收發(fā)器Rocket I/O, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps的高速串行傳輸。關(guān)鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協(xié)議 為促使FPGA 芯片與串行傳輸技術(shù)更好地結(jié)合以滿足市場需求, Xilinx 公司適時推出了內(nèi)嵌高速串行收發(fā)器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協(xié)議———Aurora 協(xié)議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復(fù)等功能, 可以理想地適用于芯片之間或背板的高速串行數(shù)據(jù)傳輸。Aurora 協(xié)議是為專有上層協(xié)議或行業(yè)標準的上層協(xié)議提供透明接口的第一款串行互連協(xié)議, 可用于高速線性通路之間的點到點串行數(shù)據(jù)傳輸, 同時其可擴展的帶寬, 為系統(tǒng)設(shè)計人員提供了所需要的靈活性[4]。但該協(xié)議幀格式的定義存在弊端,會導(dǎo)致系統(tǒng)資源的浪費。本文提出的設(shè)計方案可以改進Aurora 協(xié)議的固有缺陷,提高系統(tǒng)性能, 實現(xiàn)數(shù)據(jù)率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應(yīng)用前景。
上傳時間： 2013-10-13
上傳用戶：lml1234lml
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
