亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

iR集成電路

  • 基于Profibus-DP現場總線控制系統的集成

    介紹了現場總線集成的必要性和現場總線控制系統(FCS)集成技術的發展。結合實例說明了基于Profibus-DP 現場總線控制系統集成技術的設計和實現,并給出了基Profibus-DP 現場總線控制系統

    標簽: Profibus-DP 現場總線 控制系統 集成

    上傳時間: 2013-05-19

    上傳用戶:sztfjm

  • 基于ARM與DSP的鐵路信號測試儀設計(ARM部分)

    軌道電路是列車運行實現自動控制和遠程控制的基礎設備之一,鐵路信號系統是保證運輸安全的基礎設施,是實現鐵路統一指揮調度,保證列車運行安全、提高運輸效率和質量的關鍵技術設備,也是鐵路信息化的重要技術領域。 基于ARM與DSP的鐵路信號測試儀主要作用是及時測試鐵路信號狀況,反映鐵路運行的情況。開發此套系統是集測試25Hz相敏軌道電路的電壓自動記錄儀以及相位差監測儀、ZPW-2000A的載頻與低頻測試功能于一體,是性價比較高、功能齊全的監測管理系統,它發揮了ARM控制性好與DSP計算速度快的優勢,實現了互補。由于采用的主要是集成芯片,所以體積小,重量輕,功耗低和便于攜帶,便于現場檢測。在滿足要求的前提下,為降低開發成本提高可靠性,CPU采用LPC2210的ARM7芯片。為使測試儀直觀、操作簡便,系統提供了良好的人機界面,包括顯示,按鍵操作等。 論文對FFT以及相關算法進行了分析和Matlab仿真;論文中給出了時鐘電路、LCD電路、數據存儲器Flash、JTAG等各功能模塊的設計原理,完成了硬件電路設計;系統軟件設計遵循模塊化、自頂向下的設計思路。在軟件設計方面,首先采用的是傳統主循環控制方法,功能上主要實現了A/D采樣程序、LCD顯示程序、數據存儲程序等的設計,對兩路25Hz信號電壓相位差的計算,其誤差不人于1度。為了改善系統性能提高系統的實時性,系統中引入實時操作系統μC/OS-Ⅱ,也有利于代碼移植及系統功能擴展。

    標簽: ARM DSP 鐵路信號 試儀設計

    上傳時間: 2013-04-24

    上傳用戶:隱界最新

  • 集成運放設計運用360例

    常見的集成運放電路例子,了解運算放大器設計的常規思路,拓寬視野。

    標簽: 360 集成運放

    上傳時間: 2013-07-28

    上傳用戶:cursor

  • (臺達)開關電源基本原理與設計介紹

    (臺達)開關電源基本原理與設計介紹,比較實用

    標簽: 開關電源

    上傳時間: 2013-06-15

    上傳用戶:ybysp008

  • 基于ARM的高級數據鏈路控制規程研究

    高級數據鏈路控制規程,是由ISO開發,面向比特的數據鏈路層協議,具有差錯檢測功能強大、高效和同步傳輸的等特點,是通信領域中應用最廣泛的協議之一。隨著大規模電路的集成度和工藝水平不斷提高,ARM處理器上的高級數據鏈路控制器外設,幾乎涵蓋了HDLC規程常用的大部分子集。利用ARM芯片對HDLC通信過程進行控制,將具有成本低廉、靈活性好、便于擴展為操作系統下的應用程序等優點。本文在這一背景下,提出了在ARM下實現鏈路層傳輸的方案,在方案中實現了基于HDLC協議子集的簡單協議。 本文以嵌入式的高速發展為背景,對基于ARM核微處理器的鏈路層通信規程進行研究,闡述了HDLC幀的結構、特點和工作原理,提出了在ARM芯片上實現HDLC規程的兩種方法,同時給出其設計方案、關鍵代碼和調試方法。其中,重點對無操作系統時中斷模式下,以及基于操作系統時ARM芯片上實現HDLC規程的方法進行了探討設計。

    標簽: ARM 高級數據鏈路控制規程

    上傳時間: 2013-08-04

    上傳用戶:時代將軍

  • 8位MCU架構研究及基于FPGA的IP驗證平臺實現

    本文首先介紹了主流8位MCU(微控制器)的通用架構,通過比較分析主流國際MCU半導體供應商的MCU產品,結合作者在德國英飛凌公司的項目實踐,分析了英飛凌XC866系列8位MCU的架構特點和功能特性。在此基礎上,介紹了該MCU芯片的系統集成方法,以及組成模塊的架構和功能。 LlN協議是當前廣泛應用的車載局部互連協議,作為英飛凌XC866MCU上很關鍵的一個外圍IP,本論文在介紹了MCU架構基礎上,設計實現了LlN控制器。LIN協議是UART在數據鏈路層上的擴展,其關鍵是LlN協議數據鏈路層的檢測實現。本文給出了一種可靠,高效的協議檢測機制,從而使軟件和硬件更好配合工作完成協議檢測。在完成LlN控制器設計后,本文結合了XC866ADC的架構,介紹了ADC模擬和系統的數字接口概念和實現要點,介紹了如何考慮分析選擇合理的數字接口方案。論文最后以XC866的系統架構為基礎,提出了一種高效的基于FPGA的IP原型驗證平臺方案,并以LlN控制器作為驗證這一平臺的IP,在FPGA上成功的實現了驗證方案。論文同時介紹了從SOC設計向FPGA原型驗證轉換時的處理方法及工程經驗,介紹了MCU及驗證平臺的測試平臺思想,以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。 目前8位MCU在中低端的應用越來越廣泛,特別是目前發展迅速的汽車電子和消費電子領域。因此對MCU架構的不斷研究和提高,對更多面向應用領域的IP的研究和設計,以及如何更快速的實現芯片驗證將極大的推動MCU在各個領域的應用和推廣,將產生極大的經濟和應用價值。

    標簽: FPGA MCU 8位 架構

    上傳時間: 2013-07-14

    上傳用戶:李夢晗

  • 基于ARM的多路串行和以太網通信技術的研究與應用

    近年來,隨著控制系統規模的擴大和總線技術的發展,對數據采集和傳輸技術提出了更高的要求。目前,很多設備需要實現從單串口通信到多路串口通信的技術改進。同時,隨著以太網技術的發展和普及,這些設備的串行數據需要通過網絡進行傳輸,因而有必要尋求一種解決方案,以實現技術上的革新。 本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析,在此基礎上,設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統,來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作:首先,分析了當前串行通信的應用現狀和以太網技術的發展動態,通過比較傳統的多路串口通信系統的優缺點,設計出了一種采用CPID技術和CAN總線技術相結合的新型技術,并結合F8-DCS系統數據量大和實時性高的特點,對串行通訊幀同步的方法進行了詳細的研究。然后,根據課題的實際需求,對系統進行總體設計和功能模塊劃分,并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上,對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后,將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析,達到了設計要求。

    標簽: ARM 多路 串行 以太網

    上傳時間: 2013-07-31

    上傳用戶:aeiouetla

  • protel dxp常用元件集成庫

    各種封裝的常用芯片和元器件的protel集成庫,方便項目開發

    標簽: protel dxp 元件 集成庫

    上傳時間: 2013-06-05

    上傳用戶:tzl1975

  • WCDMA多用戶檢測算法的研究和下行鏈路解復用技術的FPGA實現

    本文首先在介紹多用戶檢測技術的原理以及系統模型的基礎上,對比分析了幾種多用戶檢測算法的性能,給出了算法選擇的依據。為了同時克服多址干擾和多徑干擾,給出了融合多用戶檢測與分集合并技術的接收機結構。 接著,針對WCDMA反向鏈路信道結構,介紹了擴頻使用的OVSF碼和擾碼,分析了擾碼的延時自相關特性和互相關特性,指出了存在多址干擾和多徑干擾的根源。在此基礎上,給出了解相關檢測器的數學公式推導和結構框圖,并仿真研究了用戶數、擴頻比、信道估計精度等參數對系統性能的影響。 常規的干擾抵消是基于chip級上的抵消,需要對用戶信號重構,因此具有較高的復雜度。在解相關檢測器的基礎上,衍生出符號級上的干擾抵消。通過仿真,給出了算法中涉及的干擾抑制控制權值、干擾抵消級數等參數的最佳取值,并進行了算法性能比較。仿真結果驗證了該算法的有效性。 最后,介紹了WCDMA系統移動臺解復用技術的硬件實現,在FPGA平臺上分別實現了與基站和安捷倫8960儀表的互聯互通。

    標簽: WCDMA FPGA 多用戶檢測 下行鏈路

    上傳時間: 2013-07-29

    上傳用戶:jiangxin1234

  • 基于FPGA的多路E1反向復用傳輸芯片的設計與實現

    隨著電信數據傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網絡是基于話音傳輸業務的網絡,已不能適應當前的需求.而建設新的寬帶網絡需要相當大的投資且建設工期長,無法滿足特定客戶對高速數據傳輸的近期需求.反向復用技術是把一個單一的高速數據流在發送端拆散并放在兩個或者多個低速數據鏈路上進行傳輸,在接收端再還原為高速數據流.該文提出一種基于FPGA的多路E1反向復用傳輸芯片的設計方案,使用四個E1構成高速數據的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調整機制,可以動態添加或刪除某條E1鏈路,實現靈活、高效的利用現有網絡實現視頻、數據等高速數據的傳輸,能夠節省帶寬資源,降低成本,滿足客戶的需求.系統分為發送和接收兩部分.發送電路實現四路E1的成幀操作,數據拆分采用線路循環與幀間插相結合的方法,A路插滿一幀(30時隙)后,轉入B路E1間插數據,依此類推,循環間插所有的數據.接收電路進行HDB3解碼,幀同步定位(子幀同步和復幀同步),線路延遲判斷,FIFO和SDRAM實現多路數據的對齊,最后按照約定的高速數據流的幀格式輸出數據.整個數字電路采用Verilog硬件描述語言設計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現,經過綜合和布線,特別是寫約束和增量布線手動調整電路的布局,降低關鍵路徑延時,最終滿足設計要求.

    標簽: FPGA 多路 傳輸 片的設計

    上傳時間: 2013-07-16

    上傳用戶:asdkin

主站蜘蛛池模板: 名山县| 松滋市| 河东区| 同仁县| 贵德县| 庄河市| 图们市| 楚雄市| 贵溪市| 清河县| 婺源县| 介休市| 洪雅县| 郴州市| 顺义区| 田林县| 巫山县| 建德市| 修武县| 新宾| 梅州市| 德江县| 平阳县| 自贡市| 城步| 中牟县| 蚌埠市| 浮梁县| 新干县| 玉屏| 老河口市| 洪湖市| 抚松县| 班玛县| 宾川县| 阿城市| 湖北省| 宜阳县| 杨浦区| 甘谷县| 济宁市|