本文是三部曲系列文章的第 2 部分。第 1 部分（請見參考文獻 1）討論了數字輸入/輸出緩沖器信息規范 (ibis) 仿真模型的基本要素，以及它們在 SPICE 環境中的產生過程。本文（第 2 部分）將研究 ibis 模型正確性檢測。第 3 部分將刊登在后續《模擬應用期刊》上，其將介紹 ibis 用戶如何對印刷電路板 (PCB)開發階段出現的信號完整性問題進行研究。
上傳時間： 2014-12-23
上傳用戶：zhangyi99104144
本文是關于在印刷電路板 (PCB) 開發階段使用數字輸入/輸出緩沖信息規范(ibis) 模擬模型的系列文章之第 3 部分（共三部分）。“第 1 部分”討論了 ibis仿真模型的基本組成，以及它們在 SPICE 環境中產生的過程1。“第 2 部分”討論了 ibis 模型有效性驗證。2 在設計階段，我們會碰到許多信號完整性問題，而 ibis 模型為這些問題帶來了一種簡單的解決方案。本文即“第 3 部分”，將介紹如何使用一個 ibis 模型來提取一些重要的變量，用于信號完整性計算和確定 PCB 設計解決方案。請注意，該提取值是 ibis 模型不可或缺的組成部分。
上傳時間： 2013-10-15
上傳用戶：hehuaiyu
ibis 模型在做類似板級SI 仿真得到廣泛應用。在做仿真的初級階段，經常對于ibis 模型的描述有些疑問，只知道把模型拿來轉換為軟件所支持的格式或者直接使用，而對于ibis 模型里面的數據描述什么都不算很明白，因此下面的一些描述是整理出來的一點對于ibis 的基本理解。在此引用很多presention來描述ibis 內容（有的照抄過來，阿彌陀佛，不要說抄襲，只不過習慣信手拈來說明一些問題），僅此向如muranyi 等ibis 先驅者致敬。本文難免有些錯誤或者考慮不周，隨時歡迎進行討論并對其進行修改！ibis 模型的一些基本概念ibis 這個詞是Input/Output buffer information specification 的縮寫。本文是基于ibis ver3.2 所撰寫出來（www.eigroup.org/ibis/可下載到各種版本spec）,ver4.2增加很多新特性，由于在目前設計中沒用到不予以討論。。。在業界經常會把spice 模型描述為transistor model 是因為它描述很多電路細節問題。而把ibis 模型描述為behavioral model 是因為它并不象spice 模型那樣描述電路的構成，ibis 模型描述的只不過是電路的一種外在表現，象個黑匣子一樣，輸入什么然后就得到輸出結果，而不需要了解里面驅動或者接收的電路構成。因此有所謂的garbage in, garbage out，ibis 模型的仿真精度依賴于模型的準確度以及考慮的worse case，因此無論你的模型如何精確而考慮的worse case 不周全或者你考慮的worse case 如何周全而模型不精確，都是得不到較好的仿真精度。
上傳時間： 2013-10-16
上傳用戶：zhouli
PXA255的ibis文件
上傳時間： 2014-01-21
上傳用戶：牛布牛
INTEL pci ibis model
上傳時間： 2015-12-05
上傳用戶：gaojiao1999
I/O Buffer Information Specification (ibis) models for the AT91M40800 and the AT91F40816
標簽： Specification Information the Buffer
上傳時間： 2016-01-03
上傳用戶：zjf3110
I/O Buffer Information Specification (ibis) models for AT91SAM7SE512/256 in LQFP package with VDDIO at 1.8V.
標簽： Specification Information package Buffer
上傳時間： 2014-01-01
上傳用戶：shinesyh
BSDL file and ibis models for AT91SAM9263
上傳時間： 2016-01-03
上傳用戶：410805624
ti ibis 仿真模型用于仿真信號完整性
上傳時間： 2013-12-22
上傳用戶：123啊
I/O Buffer Information Specification (ibis) models for AT91SAM7X and AT91SAM7XC products.
標簽： SAM7 Specification Information SAM
上傳時間： 2016-04-03
上傳用戶：米卡
