国产原创精品,国外成人性视频,91精品国产色综合久久不卡98

ii軟核

DRAM內存模塊的設計技術

第二部分：DRAM 內存模塊的設計技術..............................................................143第一章 SDR 和DDR 內存的比較..........................................................................143第二章內存模塊的疊層設計.............................................................................145第三章內存模塊的時序要求.............................................................................1493.1 無緩沖（Unbuffered）內存模塊的時序分析.......................................1493.2 帶寄存器（Registered）的內存模塊時序分析...................................154第四章內存模塊信號設計.................................................................................1594.1 時鐘信號的設計.......................................................................................1594.2 CS 及CKE 信號的設計..............................................................................1624.3 地址和控制線的設計...............................................................................1634.4 數據信號線的設計...................................................................................1664.5 電源，參考電壓Vref 及去耦電容.........................................................169第五章內存模塊的功耗計算.............................................................................172第六章實際設計案例分析.................................................................................178 目前比較流行的內存模塊主要是這三種：SDR，DDR，RAMBUS。其中，RAMBUS內存采用阻抗受控制的串行連接技術,在這里我們將不做進一步探討，本文所總結的內存設計技術就是針對SDRAM 而言(包括SDR 和DDR)。現在我們來簡單地比較一下SDR 和DDR，它們都被稱為同步動態內存，其核心技術是一樣的。只是DDR 在某些功能上進行了改進，所以DDR 有時也被稱為SDRAM II。DDR 的全稱是Double Data Rate，也就是雙倍的數據傳輸率，但是其時鐘頻率沒有增加，只是在時鐘的上升和下降沿都可以用來進行數據的讀寫操作。對于SDR 來說,市面上常見的模塊主要有PC100/PC133/PC166,而相應的DDR內存則為DDR200(PC1600)/DDR266(PC2100)/DDR333(PC2700)。

標簽： DRAM 內存模塊設計技術

上傳時間： 2014-01-13

上傳用戶：euroford
nios ii 入門手冊中文版

nios ii 入門手冊中文版一、建立quartus ii工程首先，雙擊quartus ii 9.1圖標打開軟件，界面如下圖1.1所示 1.1 新建工程（1）點擊file –>New Project Wizard 出現圖1.2所示的對話框。（2）點擊Next。如圖1.3所示：第一行是工程的路徑，二、三行為實體名。填好后點擊Next。（3）此處可選擇加入已設計好的文件到工程，點擊Next。（4）選擇設計器件如圖1.5所示。接著點擊Next （5）接著點擊Next。無需改動，點擊finish，顯示如下圖所示。（6）此時，工程已經建立完成，接下來需要建立一個原理圖輸入文件，點擊file –>New ->Block Diagram/Schematic File 后如圖所示。

標簽： nios ii 入門手冊

上傳時間： 2014-12-25

上傳用戶：cx111111
uCOS-II vv2.8源碼

ucos 源碼uCOS-II vv2.8源碼。

標簽： uCOS-II 2.8 vv 源碼

上傳時間： 2013-11-03

上傳用戶：zhouchang199
UC/OS-II系統在C8051F120單片機上的移植過程

實時操作系統μC/OS-II是一種源代碼公開、可移植、可固化、微小內核的嵌入式操作系統。它具有執行效率高、占用空間小、可移植性強、實時性能良好和可擴展性等特點。μC/OS-II非常適合應用在一些小型的嵌入式產品應用場合,在家用電器,機器人,醫療設備,工業控制,航空器等領域有著廣泛的應用。目前在我國的工業控制領域中,8位單片機依然有著廣泛的應用,占據著非常重要的位置。而作為高性能,集成度高,運行速度快的C8051F系列單片機也越來越受到廣泛的關注,并不斷的應用于各種場合。同時,將μC/OS-II操作系統移植到C8051F系列單片機上,以其兩者的完美結合實現更高性能要求的應用環境中就顯得很有必要。

標簽： C8051F120 OS-II UC

上傳時間： 2013-10-21

上傳用戶：趙一霞a
APPLE II DMA共享存貯單片機調試卡

摘要：本文為APPLE II徽型計算機提供了一種康價的單片機調試卡,該卡充分地利用了徽機系統的資源,采用DMA通訊技術實現了主存共事及單片機與650CPU的并行運行。關健詞：APPLE II徽型計算機；單片機；調試卡

標簽： APPLE DMA II 單片機調試

上傳時間： 2014-01-22

上傳用戶：weixiao99
基于MC8051軟核的星載智能1394終端

提出了一種星載IEEE 1394智能終端的設計方案，介紹了基于MC8051軟核與Actel APA系列FPGA開發IEEE 1394總線接口的設計過程與要點，實現了靈活、小型化、易于擴展的1394總線接口。

標簽： 8051 1394 MC 軟核

上傳時間： 2014-12-27

上傳用戶：Aeray
基于EDA技術的單片機IP核設計

本文介紹了利用EDA技術設計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經過驗證獲得了滿意的效果。

標簽： EDA 單片機 IP核

上傳時間： 2013-10-28

上傳用戶：標點符號
Quartus II 中文教程

Quartus II 中文教程您現在閱讀的是 Quartus II 簡介手冊。 Altera® Quartus® II 設計軟件是適合單芯片可編程系統 (SOPC) 的最全面的設計環境。如果您以前用過MAX+PLUS® II 軟件、其它設計軟件或 ASIC 設計軟件，并且準備改用Quartus II 軟件，或如果您對 Quartus II 軟件有了一些了解但想進一步了解它的功能，那么本手冊非常適合您。本手冊針對的讀者是 Quartus II 軟件的初學者，它概述了可編程邏輯設計中Quartus II 軟件的功能。不過，本手冊并不是 Quartus II 軟件的詳盡參考手冊。相反，本手冊只是一本指導書，它解釋軟件的功能以及顯示這些功能如何幫助您進行 FPGA 和 CPLD 設計。本手冊按一系列特定的可編程邏輯設計任務來組織內容。無論是使用 Quartus II 圖形用戶界面、其它 EDA 工具還是 Quartus II 命令行界面，本手冊都將為您介紹最適合設計流程的功能。第一章概述了主要圖形用戶界面、EDA 工具和命令行界面設計流程。接下來的每一章開頭都介紹了該章的具體用途，并對每個任務流加以概述。它顯示了如何將 Quartus II 軟件與現有的 EDA 工具和命令行設計流程集成在一起。另外，手冊還向您推薦了有效使用 Quartus II 軟件的其它可用資源，例如Quartus II 聯機幫助和 Quartus II 聯機教程、應用程序說明、白皮書以及Altera 網站提供的其它文檔和資源。跟隨本手冊學習 Quartus II 軟件，了解此軟件如何幫助您提高效率并縮短設計周期，如何與現有可編程邏輯設計流程集成以及如何快速有效地達到設計、性能和時間要求。

標簽： Quartus II 教程

上傳時間： 2013-12-22

上傳用戶：panpanpan
基于EDA技術的單片機IP核設計

本文介紹了利用EDA技術設計出與MCS-51系列微處理器指令集完全兼容的8位嵌入式微處理器芯片的IP核,并經過驗證獲得了滿意的效果。

標簽： EDA 單片機 IP核

上傳時間： 2013-11-14

上傳用戶：qq1604324866
一種基于8051核SoC引導程序的設計與實現

引導程序的開發是系統芯片設計的重要組成部分。針對基于8051核的某控制系統芯片的具體要求，提出了一種系統芯片引導程序的設計策略。該策略思路是：當系統上電復位后,開始執行固化在系統芯片中的引導程序，并加載存儲于片外串行接口Flash的用戶程序到片內SRAM中；加載完成后，程序無條件跳到SRAM中執行用戶程序。在分析該系統芯片組成的基礎上，重點闡述了引導程序開發面臨的問題、解決的思路、引導程序的具體實現及開發編譯環境的配置。該方案對其它系統芯片引導程序的設計具有一定的參考價值。

標簽： 8051 SoC 引導程序

上傳時間： 2013-11-23

上傳用戶：zhtzht