利用IJG JPEG Library壓縮圖像為jpg格式本代碼是libjpeg函數(shù)庫的演示代碼
上傳時間： 2013-12-13
上傳用戶：ynwbosss
JPEG 圖象壓縮編碼及vc7.0調(diào)試環(huán)境 ijg-JPEG壓縮庫 是具有工業(yè)強度的程序庫，被廣泛使用，久經(jīng)考驗；而 pvrg-jpeg 是實驗性的庫，主要用作研究。 此程序主要利對ijg-JPEG庫二次進行封裝,實現(xiàn)壓縮. 調(diào)試出錯：無法打開文件“LIBC.lib”，不過代碼還是值得一看的。
上傳時間： 2016-06-24
上傳用戶：253189838
ijg jpeg TIFFTechNote2.txt.gz
標簽： TIFFTechNote jpeg ijg txt
上傳時間： 2014-01-27
上傳用戶：13160677563
jpeg 壓縮/解壓縮庫,是Intel 在ijg基礎上改進的libjpeg,encode/decode是ijg的速度的2倍以上。
上傳時間： 2014-10-14
上傳用戶：lhc9102
IJG組織的JPEG壓縮程序的源代碼,這里的JPEG壓縮程序僅限于灰度圖像的壓縮，比較簡單。文中的算術(shù)編碼的程序?qū)崿F(xiàn)參考了Guido Vollbeding 為JPEG壓縮編寫的算術(shù)編碼程序。
上傳時間： 2014-01-16
上傳用戶：海陸空653
JPEG Image compression using IJG standards followed
標簽： compression standards followed Image
上傳時間： 2017-07-11
上傳用戶：z754970244
IJG代碼，JPEG格式轉(zhuǎn)換代碼，用于ARM等開發(fā)
上傳時間： 2014-02-01
上傳用戶：lvzhr
隨著圖像聲納技術(shù)的發(fā)展，對于大數(shù)據(jù)量圖像數(shù)據(jù)的壓縮成為必須要解決的一個課題。本文結(jié)合水聲圖像特點，應用VerilogHDL 語言在Quartus Ⅱ軟件環(huán)境下設計實現(xiàn)了JPEG基本模式編解碼器。 JPEG是國際標準化組織(ISO)和CCITT 聯(lián)合制定的靜態(tài)圖像的壓縮標準，是目前最常使用的圖像存儲格式。 論文首先介紹了JPEG編碼的基本原理，然后根據(jù)編碼的流程從總體結(jié)構(gòu)上對JPEG編碼器進行了模塊劃分。對于2D—DCT變換采用了行列分離的快速算法；針對水聲圖像特點采用了DC系數(shù)直接編碼。以一幅真實的水聲圖像作為JPEG編碼器的測試輸入，對編碼器輸出的碼流經(jīng)過軟件編程后正確顯示出了JPEG圖片，并分析了壓縮圖像效果和質(zhì)量。 JPEG解碼器采用了和JPEG編碼器對稱的模塊劃分，2D—IDCT變換同樣采用了行列分離的快速算法；根據(jù)JPEG標準中哈夫曼編碼的特點，哈夫曼解碼采用了濃縮哈夫曼表法，降低了存儲資源，提高了解碼速度。對經(jīng)本文設計的JPEG解碼器解碼后的圖片和原圖片進行了比較分析，結(jié)果表明本設計滿足要求。
上傳時間： 2013-05-25
上傳用戶：sn2080395
JPEG壓縮編碼系統(tǒng)源代碼,入門的新手可以看看，只是個簡單的應用。
上傳時間： 2013-07-24
上傳用戶：caozhizhi
隨著移動終端、多媒體、通信、圖像掃描技術(shù)的發(fā)展，圖像應用日益廣泛，壓縮編碼技術(shù)對圖像處理中大量數(shù)據(jù)的存儲和傳輸至關(guān)重要。同時， FPGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)實現(xiàn)復雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)圖像壓縮已成為一種必然趨勢。JPEG靜態(tài)圖像壓縮標準應用非常廣泛，是圖像壓縮中主要的標準之一。研究JPEG圖像壓縮在FPGA上的實現(xiàn)，具有廣闊的應用背景。 論文從實際工程應用出發(fā)，通過設計圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標準，然后在設計規(guī)劃過程中，采用SOC的設計思想，給出整個系統(tǒng)的內(nèi)部結(jié)構(gòu)、層次劃分，對各個模塊的HDL實現(xiàn)進行詳細的描述，最后完成整體驗證。方案采用了IP核復用的設計技術(shù)，基于Xilinx公司本身的IP核，進行了再次開發(fā)。在研究JPEG標準的核心算法DCT的基礎上，加以改進，設計了適合器件結(jié)構(gòu)的基于DA算法的DCT變換的IP核。通過結(jié)構(gòu)和算法的優(yōu)化，提高了速度，減少占用過多的片內(nèi)資源。 設計基于Xilinx的Virtex- II系列的FPGA的硬件平臺,在ISE7.1中編譯綜合，最后通過Modelsim仿真驗證。分辨率為352×288大小的源圖像，在不同的壓縮等級設置下，均測試通過。仿真驗證的結(jié)果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運行，設計在速度和資源利用率方面達到了較優(yōu)的狀態(tài)，能夠滿足一般圖像壓縮的要求。 整個設計可以作為單獨的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價值。
上傳時間： 2013-04-24
上傳用戶：nairui21
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
