用51單片機(jī)設(shè)計(jì)的時(shí)鐘電路畢業(yè)論文第一章電路原理分析1-1 顯示原理1-2 數(shù)碼管結(jié)構(gòu)及代碼顯示1-3 鍵盤及讀數(shù)原理1-4 連擊功能的實(shí)現(xiàn)第 二 章 程序設(shè)計(jì)思想和相關(guān)指令介紹2-1 數(shù)據(jù)與代碼轉(zhuǎn)換2-2 計(jì)時(shí)功能的實(shí)現(xiàn)與中斷服務(wù)程序2-3 時(shí)間控制功能與比較指令2-4 時(shí)鐘誤差的分析附錄A 電路圖附錄B 存儲(chǔ)單元地址表附錄C 輸入輸出口功能分配表附錄D 定時(shí)中斷程序流程圖附錄F 調(diào)時(shí)功能流程圖附錄G 程序清單
標(biāo)簽： 51單片機(jī) 時(shí)鐘電路 畢業(yè)論文
上傳時(shí)間： 2013-10-29
上傳用戶：hoperingcong
MCS-51系列單片機(jī)芯片結(jié)構(gòu):2.1 MCS—51系列單片機(jī)的結(jié)構(gòu)原理2.1.1 MCS-51單片機(jī)邏輯結(jié)構(gòu) MCS-51單片機(jī)的系統(tǒng)結(jié)構(gòu)框圖如圖2.1所示。 圖2.1 MCS-51單片機(jī)的系統(tǒng)結(jié)構(gòu)框圖由圖2.1可以看出，單片機(jī)內(nèi)部主要包含下列幾個(gè)部件：u 一個(gè)8位CPU；u 一個(gè)時(shí)鐘電路；u 4Kbyte程序存儲(chǔ)器；u 128byte數(shù)據(jù)存儲(chǔ)器；u 兩個(gè)16位定時(shí)/計(jì)數(shù)器；u 64Kbyte擴(kuò)展總線控制電路；u 四個(gè)8-bit并行I/O端口；u 一個(gè)可編程串行接口；五個(gè)中斷源，其中包括兩個(gè)優(yōu)先級(jí)嵌套中斷 1. CPU CPU即中央處理器的簡(jiǎn)稱，是單片機(jī)的核心部件，它完成各種運(yùn)算和控制操作，CPU由運(yùn)算器和控制器兩部分電路組成。（1）運(yùn)算器電路 運(yùn)算器電路包括ALU（算術(shù)邏輯單元）、ACC（累加器）、B寄存器、狀態(tài)寄存器、暫存器1和暫存器2等部件，運(yùn)算器的功能是進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算。 （2）控制器電路 控制器電路包括程序計(jì)數(shù)器PC、PC加1寄存器、指令寄存器、指令譯碼器、數(shù)據(jù)指針DPTR、堆棧指針SP、緩沖器以及定時(shí)與控制電路等?？刂齐娐吠瓿芍笓]控制工作，協(xié)調(diào)單片機(jī)各部分正常工作。
標(biāo)簽： MCS 51 單片機(jī) 芯片結(jié)構(gòu)
上傳時(shí)間： 2013-10-27
上傳用戶：tianyi223
linux 中斷和設(shè)備驅(qū)動(dòng) 本章介紹L i n u x內(nèi)核是如何維護(hù)它支持的文件系統(tǒng)中的文件的，我們先介紹 V F S ( Vi r t u a lFile System，虛擬文件系統(tǒng))，再解釋一下L i n u x內(nèi)核的真實(shí)文件系統(tǒng)是如何得到支持的。L i n u x的一個(gè)最重要特點(diǎn)就是它支持許多不同的文件系統(tǒng)。這使 L i n u x非常靈活，能夠與許多其他的操作系統(tǒng)共存。在寫這本書(shū)的時(shí)候， L i n u x共支持1 5種文件系統(tǒng)： e x t、 e x t 2、x i a、 m i n i x、 u m s d o s、 msdos 、v f a t、 p r o c、 s m b、 n c p、 i s o 9 6 6 0、 s y s v、 h p f s、 a ffs 和u f s。無(wú)疑隨著時(shí)間的推移，L i n u x支持的文件系統(tǒng)數(shù)還會(huì)增加。
標(biāo)簽： linux 中斷 設(shè)備驅(qū)動(dòng)
上傳時(shí)間： 2013-11-13
上傳用戶：zxh122
特性及優(yōu)點(diǎn)• 內(nèi)嵌FLASH和CAN的低成本器件– S12系列的低端產(chǎn)品– 16-位的性能8-位的價(jià)格• 引腳/封裝– 48/52 LQFP– 80 QFP, 與B&D 系列引腳兼容– Flash從16K-128K,易于產(chǎn)品升級(jí)• 8通道10位AD– 7μsec, 10-bit 單次轉(zhuǎn)換時(shí)間, 具有掃描模式
標(biāo)簽： Freescale 12C C64 MC9
上傳時(shí)間： 2013-10-28
上傳用戶：小寶愛(ài)考拉
標(biāo)號(hào)： ＦＴＯＤ 功能：格式化浮點(diǎn)數(shù)轉(zhuǎn)換成雙字節(jié)定點(diǎn)數(shù)入口條件：格式化浮點(diǎn)操作數(shù)在[R0]中。出口信息：OV=1時(shí)溢出，OV=0時(shí)轉(zhuǎn)換成功：定點(diǎn)數(shù)的絕對(duì)值在[R0]中（雙字節(jié)），數(shù)符在位1FH中，F(xiàn)0=1 時(shí)為整數(shù)，CY=1時(shí)為一字節(jié)整數(shù)一字節(jié)小數(shù)，否則為純小數(shù)。影響資源：PSW、A、B、R2、R3、R4、位1FH 堆棧需求： ６字節(jié)FTOD: LCALL MVR0 ；將[R0]傳送到第一工作區(qū)MOV A,R2JZ FTD4 ；階碼為零，純小數(shù)JB ACC.7,FTD4；階碼為負(fù)，純小數(shù)
標(biāo)簽： MCS 51 單片機(jī)實(shí)用 程序庫(kù)
上傳時(shí)間： 2013-10-15
上傳用戶：洛木卓
標(biāo)號(hào)： ＦＳＱＲ 功能：浮點(diǎn)數(shù)開(kāi)平方（快速逼近算法）入口條件：操作數(shù)在[R0]中。出口信息：OV=0時(shí)，平方根仍在[R0]中，OV=1時(shí)，負(fù)數(shù)開(kāi)平方出錯(cuò)。影響資源：PSW、A、B、R2～R7 堆棧需求： ２字節(jié)FSQR: MOV A,@R0JNB ACC.7,SQRSETB OV ；負(fù)數(shù)開(kāi)平方，出錯(cuò)
標(biāo)簽： MCS 51 單片機(jī)實(shí)用 程序庫(kù)
上傳時(shí)間： 2013-11-17
上傳用戶：止絮那夏
標(biāo)號(hào)： ＦＤＩＶ 功能：浮點(diǎn)數(shù)除法 入口條件：被除數(shù)在[R0]中，除數(shù)在[R1]中。出口信息：OV=0時(shí)，商仍在[R0]中，OV=1時(shí)，溢出。影響資源：PSW、A、B、R2～R7、位1EH、1FH 堆棧需求： ５字節(jié)
標(biāo)簽： MCS 51 單片機(jī)實(shí)用 程序庫(kù)
上傳時(shí)間： 2014-12-28
上傳用戶：wfl_yy
入口條件：被除數(shù)在R2、R3、R4、R5中，除數(shù)在R6、R7中。出口信息：OV=0時(shí)商在R2、R3中，OV=1時(shí)溢出。影響資源：PSW、A、B、R1～R7 堆棧需求： ５字節(jié)DIVS: LCALL MDS ；計(jì)算結(jié)果的符號(hào)和兩個(gè)操作數(shù)的絕對(duì)值PUSH PSW ；保存結(jié)果的符號(hào)LCALL DIVD ；計(jì)算兩個(gè)絕對(duì)值的商JNB OV,DVS1 ；溢出否？POP ACC ；溢出，放去結(jié)果的符號(hào)，保留溢出標(biāo)志
標(biāo)簽： MCS 51 單片機(jī)實(shí)用 程序庫(kù)
上傳時(shí)間： 2013-11-09
上傳用戶：lht618
介紹了基于51單片機(jī)的網(wǎng)絡(luò)連接控制器的軟硬件設(shè)計(jì)方案，主要采用Atmel公司的8 b單片機(jī)AT89C51作為核心處理器，采用RealTek公司的RTL8O19AS芯片接入以太網(wǎng)。同時(shí)討論了精簡(jiǎn)的TCP／IP協(xié)議棧的分層次實(shí)現(xiàn)，實(shí)現(xiàn)了可靠的UDP數(shù)據(jù)通信。
標(biāo)簽： 51單片機(jī) 網(wǎng)絡(luò)連接 制器設(shè)計(jì)
上傳時(shí)間： 2013-11-22
上傳用戶：alex wang
The PCA9544A provides 4 interrupt inputs, one for each channeland one open drain interrupt output. When an interrupt is generated byany device, it will be detected by the PCA9544A and the interruptoutput will be driven LOW. The channel need not be active fordetection of the interrupt. A bit is also set in the control byte.Bits 4 – 7 of the control byte correspond to channels 0 – 3 of thePCA9544A, respectively. Therefore, if an interrupt is generated byany device connected to channel 2, the state of the interrupt inputs isloaded into the control register when a read is accomplished.Likewise, an interrupt on any device connected to channel 0 wouldcause bit 4 of the control register to be set on the read. The mastercan then address the PCA9544A and read the contents of thecontrol byte to determine which channel contains the devicegenerating the interrupt. The master can then reconfigure thePCA9544A to select this channel, and locate the device generatingthe interrupt and clear it. The interrupt clears when the deviceoriginating the interrupt clears.
標(biāo)簽： 4channel multiple 9544A 9544
上傳時(shí)間： 2014-12-28
上傳用戶：潛水的三貢
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
