香蕉成人app免费看片,美女网站视频在线,欧美一区二区三区另类

ip

ip指網(wǎng)際互連協(xié)議，InternetProtocol的縮寫，是TCP/ip體系中的網(wǎng)絡(luò)層協(xié)議。設(shè)計ip的目的是提高網(wǎng)絡(luò)的可擴(kuò)展性：一是解決互聯(lián)網(wǎng)問題，實現(xiàn)大規(guī)模、異構(gòu)網(wǎng)絡(luò)的互聯(lián)互通；二是分割頂層網(wǎng)絡(luò)應(yīng)用和底層網(wǎng)絡(luò)技術(shù)之間的耦合關(guān)系，以利于兩者的獨立發(fā)展。根據(jù)端到端的設(shè)計原則，ip只為主機(jī)提供一種無連接、不可靠的、盡力而為的數(shù)據(jù)包傳輸服務(wù)。[1]

基于CPLD/FPGA的ip核設(shè)計

本文介紹了一個基于CPLD／FPGA的嵌入式ip核設(shè)計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎(chǔ)上，探討了知識產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開發(fā)嵌入式模塊程序的理念并提出了設(shè)計實現(xiàn)方法和設(shè)計實例。課題的設(shè)計目標(biāo)為開發(fā)一個基于CPLD／FPGA的USBip模塊，實現(xiàn)開發(fā)板與PC機(jī)之間的USB通信。設(shè)計過程首先進(jìn)行硬件設(shè)計，在FPGA開發(fā)板上開發(fā)擴(kuò)展板；其次用ISE開發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計；在軟件開發(fā)完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上，實現(xiàn)FPGA開發(fā)板與PC機(jī)之間的通信。該設(shè)計具有很高的實用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專有芯片擠向高端和超復(fù)雜應(yīng)用；它使得ip資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計提供了廣闊的思路。

標(biāo)簽： CPLD FPGA ip核

上傳時間： 2013-07-05

上傳用戶：隱界最新
The uip Embedded TCP/ip Stack

The uip Embedded TCP/ip Stack The uip 1.0 Reference Manual

標(biāo)簽： Embedded Stack The TCP

上傳時間： 2013-06-21

上傳用戶：cazjing
基于ARM的嵌入式ip電話與遙操作智能家電系統(tǒng)設(shè)計

傳統(tǒng)的家電采用各自獨立的工作模式，不同家電之間無法通信，這樣就不能有效地安排各種家電協(xié)同工作，容易造成浪費。同時它們無法自動獲取外界的信息，人們無法對其進(jìn)行遠(yuǎn)程操作，難以滿足現(xiàn)代生活的需求。所以開發(fā)智能化的家電及其控制系統(tǒng)己成為當(dāng)前的研究熱點。傳統(tǒng)的電話只能進(jìn)行語音通信，它存在利用率低、功能有限和安全性不好等缺點。近年來，以ARM為代表的高性能專用微處理器的出現(xiàn)，以及Linux、Windows CE等操作系統(tǒng)的完善，使嵌入式技術(shù)迅速發(fā)展，這為智能ip電話的研發(fā)提供了軟硬件基礎(chǔ)。現(xiàn)階段家庭網(wǎng)關(guān)接入互聯(lián)網(wǎng)的方式主要為有線接入，因為這種方式網(wǎng)絡(luò)性能比無線隱定，延時性相對要小，用它來遠(yuǎn)程控制智能家電比無線網(wǎng)要安全可靠。要實現(xiàn)智能家電的網(wǎng)絡(luò)化，如果采用PC機(jī)進(jìn)行直接進(jìn)行控制，或者讓每臺家電接入網(wǎng)絡(luò)，這樣成本很高，不利于一般家庭的普及。為此，筆者采用基于.ARM9芯片、Windows CE 4.2嵌入式操作系統(tǒng)的ip電話作為家電的控制中心，智能家電采用ARM9芯片和linux2.4操作系統(tǒng)。各個智能家電與ip電話采用串口進(jìn)行通信，ip電話采用網(wǎng)口與因特網(wǎng)通信。這樣可以大量的降低成本，而且通信方式比PLC和藍(lán)牙通訊技術(shù)更安全可靠。本文以ip電話與智能家電互聯(lián)為切入點，結(jié)合ARM、嵌入式Linux和網(wǎng)絡(luò)技術(shù)，設(shè)計出一種較為完善的ip電話與智能家電的控制系統(tǒng)。采用這種方式，使智能家電集電腦、電信和消費類電子產(chǎn)品的特征于一體，讓家電具有信息的獲取、加工、傳遞等功能，提供全方位的信息交換，幫助家電與外部保持信息交流暢通，這樣可以優(yōu)化人們的生活方式，節(jié)約能源費用資金。筆者完成了系統(tǒng)硬件和軟件設(shè)計，并進(jìn)行了調(diào)試，驗證了所設(shè)計系統(tǒng)的有效性和實用性。并力爭將其拓展成為完善的智能家電控制系統(tǒng)。

標(biāo)簽： ARM 嵌入式 ip電話遙操作

上傳時間： 2013-04-24

上傳用戶：F0717007
8位MCU架構(gòu)研究及基于FPGA的ip驗證平臺實現(xiàn)

本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過比較分析主流國際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國英飛凌公司的項目實踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個外圍ip，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計實現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴(kuò)展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測實現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測機(jī)制，從而使軟件和硬件更好配合工作完成協(xié)議檢測。在完成LlN控制器設(shè)計后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實現(xiàn)要點，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的ip原型驗證平臺方案，并以LlN控制器作為驗證這一平臺的ip，在FPGA上成功的實現(xiàn)了驗證方案。論文同時介紹了從SOC設(shè)計向FPGA原型驗證轉(zhuǎn)換時的處理方法及工程經(jīng)驗，介紹了MCU及驗證平臺的測試平臺思想，以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。目前8位MCU在中低端的應(yīng)用越來越廣泛，特別是目前發(fā)展迅速的汽車電子和消費電子領(lǐng)域。因此對MCU架構(gòu)的不斷研究和提高，對更多面向應(yīng)用領(lǐng)域的ip的研究和設(shè)計，以及如何更快速的實現(xiàn)芯片驗證將極大的推動MCU在各個領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟(jì)和應(yīng)用價值。

標(biāo)簽： FPGA MCU 8位架構(gòu)

上傳時間： 2013-07-14

上傳用戶：李夢晗
基于FPGA的視頻壓縮ip核設(shè)計

結(jié)合視頻壓縮的理論以及ip核設(shè)計中對于仿真驗證的要求,本文設(shè)計了視頻壓縮ip核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮ip核應(yīng)用仿真要求設(shè)計外圍電路,構(gòu)建一個視頻壓縮ip核的硬件仿真原型,采用運行于上位機(jī)上的控制和驅(qū)動軟件作為軟件解碼子平臺.同時還設(shè)計了完全獨立于硬件之外的ModelSim軟件仿真驗證平臺.以FPGA仿真驗證平臺為載體,本文設(shè)計了基于H.263協(xié)議的視頻壓縮ip核.經(jīng)過ModelSim下的軟件平臺仿真調(diào)試與硬件平臺調(diào)試相結(jié)合的手段,作者完成了視頻壓縮ip核的仿真驗證.

標(biāo)簽： FPGA 視頻壓縮 ip核

上傳時間： 2013-05-31

上傳用戶：ikemada
基于FPGA的8051單片機(jī)ip核設(shè)計及應(yīng)用

單片微型計算機(jī)(單片機(jī))是將微處理器CPU、程序存儲器、數(shù)據(jù)存儲器、定時/計數(shù)器、輸入/輸出并行接口等集成在一起。由于單片機(jī)具有專門為嵌入式系統(tǒng)設(shè)計的體系結(jié)構(gòu)與指令系統(tǒng)，所以它最能滿足嵌入式系統(tǒng)的應(yīng)用要求。Intel公司生產(chǎn)的MCS-51系列單片機(jī)是我國目前應(yīng)用最廣的單片機(jī)之一。隨著可編程邏輯器件設(shè)計技術(shù)的發(fā)展，每個邏輯器件中門電路的數(shù)量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統(tǒng)的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。ip核是將一些在數(shù)字電路中常用但比較復(fù)雜的功能塊，設(shè)計成可修改參數(shù)的模塊，讓其他用戶可以直接調(diào)用這些模塊，這樣就大大減輕了工程師的負(fù)擔(dān)，避免重復(fù)勞動。隨著FPGA的規(guī)模越來越大，設(shè)計越來越復(fù)雜，使用ip核是一個發(fā)展趨勢。本課題結(jié)合FPGA與8051單片機(jī)的優(yōu)點，主要針對以下三個方面研究： (1)FPGA開發(fā)平臺的硬件實現(xiàn)選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內(nèi)程序存儲器，搭建FPGA的硬件開發(fā)平臺。 (2)用VHDL語言實現(xiàn)8051ip核分析研究8051系列單片機(jī)內(nèi)部各模塊結(jié)構(gòu)以及各部分的連接關(guān)系，實現(xiàn)了基于FPGA的8051ip核。主要包括如下幾個模塊：CPU模塊、片內(nèi)數(shù)據(jù)存儲器模塊、定時/計數(shù)器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復(fù)位模塊等。 (3)基于FPGA的8051ip核應(yīng)用用所設(shè)計的8051ip核，實現(xiàn)了對一個4×4鍵盤的監(jiān)測掃描、鍵盤確認(rèn)、按鍵識別等應(yīng)用。

標(biāo)簽： FPGA 8051 單片機(jī) ip核

上傳時間： 2013-04-24

上傳用戶：1417818867
基于ARM核的USB2.0AHB接口ip主機(jī)端驅(qū)動程序的設(shè)計與實現(xiàn)

本論文以開發(fā)基于ARM核的USB2.0-AHB接口ip此項目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計和開發(fā)一個基于WDM的主機(jī)端驅(qū)動程序。開發(fā)該驅(qū)動程序的目的是為了對該ip進(jìn)行FPGA測試以及配合設(shè)備端驅(qū)動程序的開發(fā)，該驅(qū)動程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對Flash的操作五項主要功能。論文首先介紹了基于WDM的USB驅(qū)動程序設(shè)計原理，其中包括了從結(jié)構(gòu)到通信流對USB主機(jī)系統(tǒng)的介紹，編寫WDM驅(qū)動程序的基礎(chǔ)理論(主要介紹了數(shù)個相關(guān)的重要概念、驅(qū)動程序的基本組成)，以及在開發(fā)對Flash操作的例程會使用到的Mass Storage類協(xié)議的簡要介紹。在介紹設(shè)計原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個方面簡要描述了該ip的系統(tǒng)設(shè)計。接著論文通過分析主機(jī)端驅(qū)動程序功能需求，提出了驅(qū)動程序的總體構(gòu)架以及分步式的設(shè)計流程，具體步驟是先實現(xiàn)驅(qū)動程序的正常加載以及基本PnP功能，然后實現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對Flash操作例程的設(shè)計。隨后論文詳細(xì)闡述了對上述五項主要功能模塊的設(shè)計；其中對Flash操作例程的設(shè)計是難點，作者通過分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細(xì)設(shè)計方案。論文最后簡要介紹了調(diào)試驅(qū)動程序的方法，以及驅(qū)動程序的測試內(nèi)容、部分測試結(jié)果以及測試結(jié)論。本論文研究對象為基于ARM核的USB2.0-AHB接口ip主機(jī)端驅(qū)動程序，因為其研究主體是一個基于WDM的主機(jī)端驅(qū)動程序，因此有其普遍性；但是它以開發(fā)基于ARM核的USB2.0-AHB接口ip這個項目為依托，其目的是為項目服務(wù)，因此它有其特殊性。它是一項既有普遍性又有特殊性的研究。

標(biāo)簽： ARM 2.0 AHB USB

上傳時間： 2013-05-19

上傳用戶：2007yqing
基于FPGA的GPIB控制器的ip核設(shè)計

當(dāng)前，片上系統(tǒng)(SOC)已成為系統(tǒng)實現(xiàn)的主流技術(shù)。流片風(fēng)險與費用增加、上市時間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為ip提供者、SOC設(shè)計服務(wù)者和芯片集成者三個層次。SOC設(shè)計已走向基于ip集成的平臺設(shè)計階段，經(jīng)過嚴(yán)格驗證質(zhì)量可靠的ip核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動測試系統(tǒng)的核心，在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料，分析了集成電路在國內(nèi)外發(fā)展的最新動態(tài)，提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器ip核的設(shè)計和實現(xiàn)。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進(jìn)行了簡單的描述，根據(jù)芯片設(shè)計的主要思想，重點在于論述怎樣用FPGA來實現(xiàn)IEEE-488.2協(xié)議，并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的ip核實現(xiàn)。同時，對數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計的時候采用基于模塊化設(shè)計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設(shè)計進(jìn)行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統(tǒng)芯片的lP軟核設(shè)計，并用EDA工具下載到了FPGA上。為了更好地驗證設(shè)計思想，借助EDA工具對GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真，給出仿真結(jié)果，仿真波形驗證了GPIB控制器的工作符合預(yù)想。最后，本文對基于FPGA的GPIB控制器的ip核設(shè)計過程進(jìn)行了總結(jié)，展望了當(dāng)前GPIB控制器設(shè)計的發(fā)展趨勢，指出了開展進(jìn)一步研究需要做的工作。

標(biāo)簽： FPGA GPIB 控制器 ip核

上傳時間： 2013-04-24

上傳用戶：rockjablew
MG323 TCP/ip開發(fā)流程

華為的MG323 TCP/ip 常用AT命令

標(biāo)簽： 323 TCP MG ip

上傳時間： 2013-04-24

上傳用戶：jacking
雷達(dá)信號處理在FPGA中的ip核

隨著雷達(dá)信號處理技術(shù)的不斷發(fā)展，通用化、系統(tǒng)化、模塊化的設(shè)計標(biāo)準(zhǔn)日益受到人們的重視，而FPGA和可復(fù)用ip核技術(shù)的發(fā)展使之成為可能。文中從三個方面進(jìn)行ip內(nèi)核的開發(fā)，一是采用硬件描述語言實現(xiàn)雷達(dá)信號處理ip核設(shè)計；二...

標(biāo)簽： FPGA 雷達(dá)信號處理 ip核

上傳時間： 2013-05-21

上傳用戶：tccc

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频