中文字幕在线视频久,亚洲伊人网站,国产人伦精品一区二区

ip

ip指網(wǎng)際互連協(xié)議，InternetProtocol的縮寫(xiě)，是TCP/ip體系中的網(wǎng)絡(luò)層協(xié)議。設(shè)計(jì)ip的目的是提高網(wǎng)絡(luò)的可擴(kuò)展性：一是解決互聯(lián)網(wǎng)問(wèn)題，實(shí)現(xiàn)大規(guī)模、異構(gòu)網(wǎng)絡(luò)的互聯(lián)互通；二是分割頂層網(wǎng)絡(luò)應(yīng)用和底層網(wǎng)絡(luò)技術(shù)之間的耦合關(guān)系，以利于兩者的獨(dú)立發(fā)展。根據(jù)端到端的設(shè)計(jì)原則，ip只為主機(jī)提供一種無(wú)連接、不可靠的、盡力而為的數(shù)據(jù)包傳輸服務(wù)。[1]

用VHDL語(yǔ)言進(jìn)行MCS－51兼容單片機(jī)ip核開(kāi)發(fā)

用VHDL語(yǔ)言進(jìn)行MCS－51兼容單片機(jī)ip核開(kāi)發(fā)

標(biāo)簽： VHDL MCS 51兼容語(yǔ)言

上傳時(shí)間： 2013-10-28

上傳用戶：nem567397
基于TMS20C6416T的ip視頻電話加密

采用DSP處理器TMS320C6416T,基于AES分組密碼算法和SPI總線實(shí)現(xiàn)ip視頻電話加密通信。設(shè)計(jì)了系統(tǒng)硬件結(jié)構(gòu)，選擇了合理的加密算法和加密方式，提出了高效的通信機(jī)制和數(shù)據(jù)格式，分析了軟硬件設(shè)計(jì)關(guān)鍵環(huán)節(jié)。

標(biāo)簽： C6416 6416T 6416 TMS

上傳時(shí)間： 2013-10-11

上傳用戶：yuzhou229843982
使用LabVIEW FPGA模塊設(shè)計(jì)ip核

對(duì)于利用LabVIEW FPGA實(shí)現(xiàn)RIO目標(biāo)平臺(tái)上的定制硬件的工程師與開(kāi)發(fā)人員，他們可以很容易地利用所推薦的組件設(shè)計(jì)構(gòu)建適合其應(yīng)用的、可復(fù)用且可擴(kuò)展的代碼模塊。基于已經(jīng)驗(yàn)證的設(shè)計(jì)進(jìn)行代碼模塊開(kāi)發(fā)，將使現(xiàn)有ip在未來(lái)應(yīng)用中得到更好的復(fù)用，也可以使在不同開(kāi)發(fā)人員和內(nèi)部組織之間進(jìn)行共享和交換的代碼更好服用

標(biāo)簽： LabVIEW FPGA ip核模塊設(shè)計(jì)

上傳時(shí)間： 2013-11-20

上傳用戶：lnnn30
基于Quartus II免費(fèi)ip核的雙端口RAM設(shè)計(jì)實(shí)例

　　QuartusII中利用免費(fèi)ip核的設(shè)計(jì) 　　作者：雷達(dá)室　　以設(shè)計(jì)雙端口RAM為例說(shuō)明。　　Step1：打開(kāi)QuartusII，選擇File—New Project Wizard，創(chuàng)建新工程，出現(xiàn)圖示對(duì)話框，點(diǎn)擊Next；

標(biāo)簽： Quartus RAM ip核雙端口

上傳時(shí)間： 2014-12-28

上傳用戶：fghygef
基于FPGA的GPIB接口ip核的研究與設(shè)計(jì)

基于FPGA的GPIB接口ip核的研究與設(shè)計(jì)

標(biāo)簽： FPGA GPIB 接口 ip核

上傳時(shí)間： 2013-11-04

上傳用戶：bensonlly
ISE新建工程及使用ip核步驟詳解

ISE新建工程及使用ip核步驟詳解

標(biāo)簽： ISE ip核工程

上傳時(shí)間： 2013-11-18

上傳用戶：peterli123456
基于FPGA的DDS ip核設(shè)計(jì)方案

以Altera公司的Quartus Ⅱ 7.2作為開(kāi)發(fā)工具，研究了基于FPGA的DDS ip核設(shè)計(jì)，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測(cè)試結(jié)果。將設(shè)計(jì)的DDS ip核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號(hào)源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個(gè)信號(hào)源的硬件開(kāi)發(fā)平臺(tái)，達(dá)到既簡(jiǎn)化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

標(biāo)簽： FPGA DDS ip核設(shè)計(jì)方案

上傳時(shí)間： 2013-11-06

上傳用戶：songkun
wp379 AXI4即插即用ip

In the past decade, the size and complexity of manyFPGA designs exceeds the time and resourcesavailable to most design teams, making the use andreuse of Intellectual Property (ip) imperative.However, integrating numerous ip blocks acquiredfrom both internal and external sources can be adaunting challenge that often extends, rather thanshortens, design time. As today's designs integrateincreasing amounts of functionality, it is vital thatdesigners have access to proven, up-to-date ip fromreliable sources.

標(biāo)簽： AXI4 379 wp 即插即用

上傳時(shí)間： 2013-11-15

上傳用戶：lyy1234
UG157 LogiCORE ip Initiator/Ta

UG157 - LogiCORE™ ip Initiator/Target v3.1 for PCI™ 入門(mén)指南

標(biāo)簽： Initiator LogiCORE 157 UG

上傳時(shí)間： 2013-11-06

上傳用戶：ewtrwrtwe
VS1003 網(wǎng)絡(luò)ip電話方案

隨著多媒體時(shí)代的深入，各種令人眼花繚亂的視頻顯示技術(shù)迅猛發(fā)展，與此同時(shí)，層出不窮的新興應(yīng)用也對(duì)產(chǎn)品音頻性能提出了更高的要求，比如用電腦直接撥打ip電話、進(jìn)行視頻會(huì)議、儀器操作語(yǔ)音控制等場(chǎng)合都需要高質(zhì)量的語(yǔ)音效果。在市場(chǎng)推動(dòng)下，不僅傳統(tǒng)模擬與混合信號(hào)器件供應(yīng)商繼續(xù)深耕不懈，一些新進(jìn)入該領(lǐng)域的公司也推出多種創(chuàng)新性方案應(yīng)對(duì)市場(chǎng)需求。本文提出了利用ARM7微控制器，uC/OS-II實(shí)時(shí)操作系統(tǒng)和DSP處理內(nèi)核的音頻處理芯片的音頻處理方案。該方案能有效改善音質(zhì)，提供清晰、自然的語(yǔ)音。音頻方面LPC2214+VS1003

標(biāo)簽： 1003 VS ip電話網(wǎng)絡(luò)

上傳時(shí)間： 2013-10-14

上傳用戶：1318695663

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频