雙向控制全加器的VHDL實現 內含isE工程文件
標簽： VHDL isE 控制 全加器
上傳時間： 2014-01-22
上傳用戶：cjl42111
在xilinx的isE環境中配置一個DCM組件，可進行查看程序運行的時間。通過串口與終端設備相連
標簽： xilinx isE DCM 環境
上傳時間： 2013-12-19
上傳用戶：lili123
用isE中各種工具設計“運動計時表”.加深對FPGA/CPLD設計流程的理解，體會isE集成的各種設計工具的使用方法與技巧。
標簽： FPGA CPLD isE 工具設計
上傳時間： 2016-06-28
上傳用戶：chens000
以LVDS設計為例學習isE中的時序分析以及低層布局器的使用方法 在底層布局器中對LVDS管腳進行約束的方法，底層布局器設計流程，底層布局器中的位置約束，時序分析器的使用方法，時序改進向導的使用等.
標簽： LVDS isE 布局 時序分析
上傳時間： 2013-12-08
上傳用戶：semi1981
32×4bit 的RAM設計。VHD語言。能在isE上仿真。
標簽： 4bit RAM isE VHD
上傳時間： 2014-02-18
上傳用戶：plsee
adi串行AD AD9229的控制使用isE平臺 Verilog語言
標簽： Verilog 9229 adi isE
上傳時間： 2013-12-27
上傳用戶：dsgkjgkjg
Xilinx—isE的中文使用說明，寫的很簡單，但對于入門者很實用。看過市面上很多Xilinx的書，發現很多都是在這本書的基礎上稍加改寫，。
標簽： Xilinx isE 使用說明
上傳時間： 2013-12-23
上傳用戶：大融融rr
Xilinx－isE輔助設計工具的中文使用說明，包括IP核生成器，布局布線器，FPGA底層編輯器，時序分析器，集成化邏輯分析工具，功率分析工具
標簽： Xilinx isE 輔助 設計工具
上傳時間： 2014-01-18
上傳用戶：zjf3110
PPT的形式演示Xilinx-isE環境下時序約束的實現個結果
標簽： Xilinx-isE 環境 時序約束
上傳時間： 2013-12-26
上傳用戶：hebmuljb
學習Xilinx公司開發軟件isE的基礎資料，從最基礎到復雜邏輯設計。
標簽： Xilinx isE 開發軟件
上傳時間： 2014-01-08
上傳用戶：Zxcvbnm
蟲蟲下載站版權所有 京ICP備2021023401號-1
