宏晶 STC15F2K60S2開發(fā)板配套軟件源碼 基礎例程30例/**********************基于STC15F2K60S2系列單片機C語言編程實現(xiàn)使用如下頭文件，不用另外再包含"REG51.H"#include <STC15F2K60S2.h>***********************/#include "STC15F2K60S2.H"//#include "REG51.H" //sfr P4 = 0xC0;#define uint unsigned int #define uchar unsigned char /**********************引腳別名定義***********************/sbit SEL=P4^3; // LED和數(shù)碼管選擇引腳 高：LED有效 低：數(shù)碼管有效 // SEL連接的單片機引腳必須為帶有上拉電阻的引腳 或將其直接連接VCC#define data P2 // 數(shù)據(jù)輸入定義 /**********************函數(shù)名稱：Delay_1ms功能描述：延時入口參數(shù)：unsigned int t 表示要延時t個1ms 出口參數(shù)：無備注：通過參數(shù)t，控制延時的時間長短***********************/void Delay_1ms(uint t){ uchar j; for(;t>0;t--) for(j=110;j>0;j--) ;}/**********************函數(shù)名稱：Led_test功能描述：對8個二極管進行測試，依次輪流點亮8個二極管入口參數(shù)：無出口參數(shù)：無備注： ***********************/void Led_test(){ uchar G_value=0x01; // 給變量賦初值 SEL=1; //高電平LED有效 while(1) { data=G_value; Delay_1ms(10000); G_value=G_value<<1; if(G_value==0x00) { data=G_value; Delay_1ms(10000); G_value=0x01; } }}/***********************主函數(shù)************************/void main(){ ///////////////////////////////////////////////// //注意: STC15W4K32S4系列的芯片,上電后所有與PWM相關的IO口均為 // 高阻態(tài),需將這些口設置為準雙向口或強推挽模式方可正常使用 //相關IO: P0.6/P0.7/P1.6/P1.7/P2.1/P2.2 // P2.3/P2.7/P3.7/P4.2/P4.4/P4.5 ///////////////////////////////////////////////// P4M1=0x00; P4M0=0x00; P2M0=0xff; P2M1=0x00; //將P2設為推挽 Led_test(); }
標簽： STC15F2K60S2
上傳時間： 2022-05-03
上傳用戶：
常用4000系列標準數(shù)字電路的中文名稱資料 型號 器件名稱 廠牌 備注 CD4000 雙3輸入端或非門+單非門 TI CD4001 四2輸入端或非門 HIT/NSC/TI/GOL CD4002 雙4輸入端或非門 NSC CD4006 18位串入/串出移位寄存器 NSC CD4007 雙互補對加反相器 NSC CD4008 4位超前進位全加器 NSC CD4009 六反相緩沖/變換器 NSC CD4010 六同相緩沖/變換器 NSC CD4011 四2輸入端與非門 HIT/TI CD4012 雙4輸入端與非門 NSC CD4013 雙主-從D型觸發(fā)器 FSC/NSC/TOS CD4014 8位串入/并入-串出移位寄存器 NSC CD4015 雙4位串入/并出移位寄存器 TI CD4016 四傳輸門 FSC/TI CD4017 十進制計數(shù)/分配器 FSC/TI/MOT CD4018 可預制1/N計數(shù)器 NSC/MOT CD4019 四與或選擇器 PHI CD4020 14級串行二進制計數(shù)/分頻器 FSC CD4021 08位串入/并入-串出移位寄存器 PHI/NSC CD4022 八進制計數(shù)/分配器 NSC/MOT CD4023 三3輸入端與非門 NSC/MOT/TI CD4024 7級二進制串行計數(shù)/分頻器 NSC/MOT/TI CD4025 三3輸入端或非門 NSC/MOT/TI CD4026 十進制計數(shù)/7段譯碼器 NSC/MOT/TI CD4027 雙J-K觸發(fā)器 NSC/MOT/TI CD4028 BCD碼十進制譯碼器 NSC/MOT/TI CD4029 可預置可逆計數(shù)器 NSC/MOT/TI CD4030 四異或門 NSC/MOT/TI/GOL CD4031 64位串入/串出移位存儲器 NSC/MOT/TI CD4032 三串行加法器 NSC/TI CD4033 十進制計數(shù)/7段譯碼器 NSC/TI CD4034 8位通用總線寄存器 NSC/MOT/TI CD4035 4位并入/串入-并出/串出移位寄存 NSC/MOT/TI CD4038 三串行加法器 NSC/TI CD4040 12級二進制串行計數(shù)/分頻器 NSC/MOT/TI CD4041 四同相/反相緩沖器 NSC/MOT/TI CD4042 四鎖存D型觸發(fā)器 NSC/MOT/TI CD4043 4三態(tài)R-S鎖存觸發(fā)器("1"觸發(fā)) NSC/MOT/TI CD4044 四三態(tài)R-S鎖存觸發(fā)器("0"觸發(fā)) NSC/MOT/TI CD4046 鎖相環(huán) NSC/MOT/TI/PHI CD4047 無穩(wěn)態(tài)/單穩(wěn)態(tài)多諧振蕩器 NSC/MOT/TI CD4048 4輸入端可擴展多功能門 NSC/HIT/TI CD4049 六反相緩沖/變換器 NSC/HIT/TI CD4050 六同相緩沖/變換器 NSC/MOT/TI CD4051 八選一模擬開關 NSC/MOT/TI
上傳時間： 2022-05-05
上傳用戶：
JLink_V9.5 固件生成工具復制最新的JLinkARM.dll到這個目錄，然后運行makev9fw.exe，完成之后J-Link V9 ALL.bin就是最新的固件了，這個固件需要寫入mcu的0x08000000地址
標簽： jlink
上傳時間： 2022-05-22
上傳用戶：shjgzh
嵌入式Linux系統(tǒng)開發(fā)：基于Yocto Project 魯?shù)婪?J. 斯特雷夫（Rudolf J. Streif） 著，中文版，清晰非掃描
上傳時間： 2022-05-28
上傳用戶：bluedrops
電子焊接加工工藝標準文檔本標準是由 IPC 產(chǎn)品保證委員會制訂的關于電子組件質量目視檢驗接受條件的文件。本翻譯版本如與英語版本出現(xiàn)沖突時，以英文版本為優(yōu)先。本文件闡述有關電子制造與電子組裝的可接受條件。從歷史角度看，電子組裝標準包括更為全面的有關原則和技術的指導性闡述。為更全面理解本標準的內容和要求，請同時使用本標準的關聯(lián)文件 IPC-HDBK001，IPC-HDBK-610 和 IPC/EIA J-STD-001。本標準條件的目的不在于定義完成組裝操作過程的工藝或批準客戶產(chǎn)品的修理/更改。例如: 對粘接條件的規(guī)定并不意味/批準/要求粘接的應用，引腳繞線順時針方向的描述并不意味/批準/要求所有的引腳繞線都要順時針方向纏繞。IPC-A-610 包括了 IPC/EIA J-STD-001 范圍以外有關操作方法、機械性能以及其它工藝方面的標準。
標簽： 電子焊接
上傳時間： 2022-06-07
上傳用戶：
本文利用python編寫了分子動力學模擬程序,并利用該程序對He分子體系進行了詳細研究。分別研究了不同初始條件,不同邊界條件,截斷點位置等的研究。在分子數(shù)為500,分子初速度為500的初始條件下,體系最終經(jīng)過2.25e-11s發(fā)展成為麥克斯韋平衡體系。分別研究周期性邊界條件與剛性邊界對系統(tǒng)發(fā)展的影響,研究發(fā)現(xiàn)周期性邊界條件與剛性邊界條件最終對系統(tǒng)的發(fā)展沒有明顯影響。對截斷點進行研究后發(fā)現(xiàn),必須選取大于1.1*sigma(sigma為L-J勢能中的常數(shù),由實驗可測定)作為截斷,如果小于該值,體系由于數(shù)值誤差將偏離物理實際。同時研究發(fā)現(xiàn)勢函數(shù)對于體系的發(fā)展也具有重要影響。
標簽： python
上傳時間： 2022-06-19
上傳用戶：shjgzh
人工電磁材料由于其特殊的電磁特性，一直是近幾年的研究熱點。美國Science雜志更將這種材料評為2003年世界十大突破之一。隨著科技和生產(chǎn)技術的提高，電磁材料被應用于各式各樣的電磁器件當中，推動了電磁器件的發(fā)展。本文主要運用現(xiàn)有的有限元仿真軟件Comsol，成功設計和仿真了多種電磁器件，討論了電磁材料的電磁特性參數(shù)對其性能的影響，并論證了所設計出的電磁器件的有效性和正確性。論文主要內容有以下五部分：首先，對整體的坐標變換理論進行概括，大致介紹了幾種能夠獲取某些電磁材料的坐標變換的方法。隨后介紹了Comsol仿真軟件優(yōu)勢，及其在電磁器件上的應用。接著，根據(jù)不同的坐標變換理論，設計并仿真出了各類電磁器件：包括在一般直角坐標系下的波束分束器，在折疊變換下的外斗篷電磁隱身，和在共形變換下的共形透鏡。論述了這些器件的應用價值。最后，根據(jù)倏逝波和金屬表面的等離子共振效應，設計出了鍍金膜錐形光纖傳感，對其傳感性能進行研究，為設計高靈敏度傳感器提供了理論依據(jù)。關鍵詞：電磁材料：Comsol：坐標變換；電磁器件區(qū)J
上傳時間： 2022-06-19
上傳用戶：zhaiyawei
疊層芯片封裝技術，簡稱3D.是指在不改變封裝體外型尺J的前提下，在同一個封裝體內于垂直方向疊放兩個以上的芯片的封裝技術，它起源于快閃存儲器（NCYNA\D）及SURAM的疊層封裝。由于疊層芯片封裝技術具有大容量、多功能、小尺寸、低成本的特點，2005年以來3D技術研究逐漸成為主流。TSOP封裝因其具有低成本、后期加工的柔韌而在快閃存儲器領域得到廣泛應用，因此，基于TSP的3D封裝研究顯得非常重要。由TSOP3D封裝技術的實用性極強，研究方法主要以實驗為主。在具體實驗的基礎上，成功地掌握了TSP疊層封裝技術，并且找到了三種不同流程的TSP疊層芯片封裝的工藝。另外，還通過大量的實驗研究，成功地解決了疊層芯片封裝中的關鍵問題。目前，TSP疊層芯片技術已經(jīng)用于生產(chǎn)實踐并且?guī)砹肆己玫慕?jīng)濟效益。
上傳時間： 2022-06-25
上傳用戶：zhanglei193
使用編譯環(huán)境：MDK4.72A IAR6.30使用硬件環(huán)境：STM32F103RBT6使用函數(shù)庫版本：STM32F10x_StdPeriph_Driver V3.50工程概要： 完成是MCU通過SPI2對w5500的讀寫操作，完成對IP,mac，gateway等的操作， 內網(wǎng)測試，請保證W5500的IP與測試PC機在同一網(wǎng)段內，且不沖突 如果是用網(wǎng)線跟PC機直連，請設置PC機本地連接地址IP為靜態(tài)IP調試說明：此例程適用的調試下載器是J-link-ob，也可以用過串口下載調試程序,（請將串口線插在板子J1口 上,并打開超級終端或串口助手，配置波特率115200，8位，一個停止位，無校驗位。
上傳時間： 2022-06-26
上傳用戶：
<h2>原理圖schematic </h2><h3>元件<h3>LTSpice提供了nmos（pmos）和nmos4（pmos4）兩種nmos（pmos）。其中nmos（pmos）表示襯底（B）和源極（S）相連。mos和mos4能調整的屬性不同，如圖：本例中要設置mos管的W-0.18u，L=0.18u，選用nmos4和pmos4.<h3>布線<h3>如圖1，其中，mos管Gate靠近的那一極好像是 Source，所以PMOS要ctrl+R，ctrl+R，Ctr+.2，注意加電路名稱，功能（如果需要），參數(shù)設定。<h2>封裝<h2>電路設計采用層次化的方式，為了上層電路的調用，往往把底層的電路做好后進行封裝，其實進行封裝不僅有利于上層電路調用，還有利于測試。建一個New Symbol，該Symbol里的pin的名稱必須和封裝電路中的一樣。ctrl + A（Attribute Editor中Symbol Type選Block，其他都保持不填。與.asc文件放入同一文件夾。注意：令.asy和.asc文件命名相同，并放在一個文件夾下即可，不需特別關聯(lián)。
上傳時間： 2022-06-27
上傳用戶：1208020161
