UART接口的VHDL源代碼，成功應(yīng)用于SOC項(xiàng)目開發(fā)中，請勿用于商業(yè)用途。
上傳時(shí)間： 2014-01-10
上傳用戶：guanliya
驗(yàn)證是制造出功能正確的芯片的必要步驟，是一個(gè)證明設(shè)計(jì)思路是如何實(shí)現(xiàn)的過程。本書首先介紹驗(yàn)證的基本概念和各種工具，驗(yàn)證的重要性和代價(jià)，比較了不同的驗(yàn)證方法，以及測試和驗(yàn)證的區(qū)別。然后從方法學(xué)的角度探討了驗(yàn)證的策略和層次，介紹了覆蓋率模型和如何制定完整的驗(yàn)證計(jì)劃。在驗(yàn)證的方法和技術(shù)方面，本書引入了硬件驗(yàn)證語言（HVL），討論了使用行為描述進(jìn)行高層次建模的方法，介紹了施加激勵(lì)和監(jiān)視響應(yīng)的技術(shù)，以及通過使用總線功能模型把物理層次的事務(wù)抽象為更高層次的過程，并結(jié)合各種測試語言講解了仿真管理的各個(gè)要素。本書提出了覆蓋率驅(qū)動(dòng)的受約束的隨機(jī)事務(wù)級自檢驗(yàn)測試平臺(tái)，并圍繞這種結(jié)構(gòu)對其中各個(gè)部分原理及設(shè)計(jì)要素進(jìn)行了系統(tǒng)的討論。本書還介紹了如何編寫自檢驗(yàn)測試平臺(tái)、設(shè)計(jì)基于總線功能模型的隨機(jī)激勵(lì)發(fā)生器。 本書適合于從事ASIC、SoC及系統(tǒng)設(shè)計(jì)與驗(yàn)證的人員閱讀。
上傳時(shí)間： 2016-10-30
上傳用戶：tedo811
用VHDL語言實(shí)現(xiàn)的pic16f84，研究SOC嵌入式系統(tǒng)設(shè)計(jì)很有幫助
上傳時(shí)間： 2016-12-23
上傳用戶：皇族傳媒
In term project, we will take the baseline JPEG codec in ARM-based platform system as an example to practice the design flow in SoC. We divide the project into three parts, and the goal of each part is described as follow. Part I: Design a baseline JPEG software codec in C/C++ and port it to ARM core,(ARM7TDMI, ARM720T, or ARM922T.) Part II: Make use of virtual prototype to integrate/verify the hardware and software. Part III: Verify your soft IP in target environment.
標(biāo)簽： ARM-based baseline platform project
上傳時(shí)間： 2017-02-15
上傳用戶：363186
本文介紹了在進(jìn)行FPGA設(shè)計(jì)，特別是SOC設(shè)計(jì)時(shí)，為了保證順利移植，重新利用原有程序，而應(yīng)該注意的一些基本問題和方法，本文由xilinx提供，但對所有的FPGA的使用者都有非常好的借鑒意義。
標(biāo)簽： FPGA
上傳時(shí)間： 2014-01-13
上傳用戶：黑漆漆
2.4GHz射頻收發(fā)機(jī)、單回路8051MCU以及32kB閃存1、CC2510描述CC2510是強(qiáng)大的2.4GHz單芯片系統(tǒng)，設(shè)計(jì)用于低功耗及低電壓無線通信應(yīng)用。通過2.4GHz無線電收發(fā)機(jī)，單周期8051MCU以及32kB閃存的整合，此全集成器件使得開發(fā)者設(shè)計(jì)的完成變得前所未有簡單，同時(shí)還提供多種多樣的應(yīng)用可能性。這款2.4GHz單芯片系統(tǒng)（SoC）作為低成本器件，包含了業(yè)界領(lǐng)先的CC2500 RF收發(fā)機(jī)、基于8051核心高性能低功耗微控制器、集成的32kB閃存及外設(shè)。
上傳時(shí)間： 2013-12-23
上傳用戶：宋桃子
有效的改進(jìn)3-DES算法的執(zhí)行速度，采用了多級流水線技術(shù)，設(shè)計(jì)了一種高速的硬件結(jié)構(gòu)，使得原來需要48個(gè)時(shí)鐘周期才能完成的運(yùn)算，現(xiàn)在只需要一個(gè)時(shí)鐘周期就可以完成。另外通過增加輸入/輸出的控制信號(hào)。使得該IP可以方便的集成到SOC中，大大縮短了SOC的設(shè)計(jì)周期。
上傳時(shí)間： 2017-04-23
上傳用戶：
This example sets up the PLL in x10/2 mode, divides SYSCLKOUT by six to reach a 25Mhz HSPCLK (assuming a 30Mhz XCLKIN). The clock divider in the ADC is not used so that the ADC will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is setup to generate a periodic ADC SOC on SEQ1. Two channels are converted, ADCINA3 and ADCINA2.
標(biāo)簽： SYSCLKOUT example divides HSPCLK
上傳時(shí)間： 2014-01-25
上傳用戶：ljt101007
本文研究了SMBus 規(guī)范，介紹了典型的基于片上系統(tǒng)（SoC）設(shè)計(jì)的知識(shí)產(chǎn)權(quán)核（IP）實(shí)現(xiàn)，采用自頂向下 (Top-down)的集成電路設(shè)計(jì)方法完成了設(shè)計(jì)，并架構(gòu)了基于總線功能模型(BFM)的驗(yàn)證平臺(tái) 完成功能仿真，順利完成了邏輯綜合和時(shí)序仿真。FPGA 驗(yàn)證和投片后測試均表明設(shè)計(jì)具有 良好的性能。
標(biāo)簽： SMBus
上傳時(shí)間： 2013-11-28
上傳用戶：xuanchangri
本文討論半導(dǎo)體產(chǎn)品特征循環(huán)及其對產(chǎn)品技術(shù)發(fā)展的 啟示 。分析指出，半導(dǎo)體產(chǎn)品的主特征一直遵循著“通用” 與“專用”交替發(fā)展，每十年波動(dòng)一次，目前正進(jìn)入以嵌入 式可編程SoC為特征的專用（可稱為專用可編程產(chǎn)品，ASPP波動(dòng)階段。同時(shí)還指出了牧村浪潮與我們提出的“半導(dǎo)體產(chǎn)品特征循環(huán)”的共同點(diǎn)與分歧。根據(jù)預(yù)測，半導(dǎo)體產(chǎn)品將在ASPP發(fā)展中，向用戶可重構(gòu)片上系統(tǒng)（U-SoC, User-reconfigurable SoC）方向發(fā)展，進(jìn)入傳統(tǒng)硅微電子技術(shù)的最后一次通用波動(dòng)。文中最后分析了可重構(gòu)計(jì)算的發(fā)展現(xiàn)狀和存在的問題，以及今后的發(fā)展方向。
標(biāo)簽： 半導(dǎo)體 產(chǎn)品特征 分 循環(huán)
上傳時(shí)間： 2017-05-27
上傳用戶：笨小孩
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
