在CPLD內(nèi)實現(xiàn)聲調(diào)和時間的控制
在CPLD內(nèi)實現(xiàn)聲調(diào)和時間的控制，在LATTICE的ISPLEVER6.1下編譯通過。可以修改定時時間進行聲調(diào)的修改...
lATtice技術(shù)資料
?? 資源總數(shù)：103
?? 源代碼：2096
?? lATtice全部資料 (103個)
可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括C...
四大FPGA供應(yīng)商專家談FPGA設(shè)計訣竅
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅，我們特別邀請...
可編輯程邏輯及IC開發(fā)領(lǐng)域的EDA工具介紹
EDA （Electronic Design Automation）即“電子設(shè)計自動化”，是指以計算機為工作平臺，以EDA軟件為開發(fā)環(huán)境，以硬件描述語言為設(shè)計語言，以可編程器件PLD為實驗載體(包括C...
四大FPGA供應(yīng)商專家談FPGA設(shè)計訣竅
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅，我們特別邀請...
通用陣列邏輯GAL實現(xiàn)基本門電路的設(shè)計
通用陣列邏輯GAL實現(xiàn)基本門電路的設(shè)計 一、實驗?zāi)康?1.了解GAL22V10的結(jié)構(gòu)及其應(yīng)用； 2.掌握GAL器件的設(shè)計原則和一般格式； 3.學(xué)會使用VHDL語言進行可編程邏輯器件的邏輯設(shè)計； 4.掌...
32位/33M 從模式(target)PCI接口參考設(shè)計
32位/33M 從模式(target)PCI接口參考設(shè)計，Lattice提供。由于PCI時序較復(fù)雜，此設(shè)計僅能供參考...
標準SDR SDRAM控制器參考設(shè)計
標準SDR SDRAM控制器參考設(shè)計，Lattice提供的verilog源代碼...
用于液體模擬
用于液體模擬，是研究cfd的一種新方法，稱之為lattice boltzmann方法。本程序是d105模型的編碼。這類編碼網(wǎng)上很少，幾近沒有。如果哪們朋友有這方面的還希望能共用...
A program to find frequent itemsets (also closed and maximal) with the eclat algorithm ,which carrie
A program to find frequent itemsets (also closed and maximal) with the eclat algorithm ,which carrie...