<optgroup id="ugkia"></optgroup>
基于FPGA的PCI總線接口的設(shè)計(jì)方案\r\n~！
標(biāo)簽： FPGA PCI 總線接口 設(shè)計(jì)方案
上傳時(shí)間： 2013-09-01
上傳用戶：heart520beat
CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說明
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳用戶：bpgfl
基于計(jì)算機(jī)總線方式的，利用CPLD進(jìn)行加密，具參考價(jià)值
標(biāo)簽： CPLD 計(jì)算機(jī)總線 方式 加密
上傳用戶：dgann
基于FPGA的can 總線設(shè)計(jì)，采用verilog語言編寫。在FPGA的開發(fā)環(huán)境下，新建一個(gè)工程，然后將本文件中的各個(gè)源代碼添加進(jìn)工程里，即可運(yùn)行仿真。
標(biāo)簽： FPGA can 總線設(shè)計(jì)
上傳時(shí)間： 2013-09-03
上傳用戶：498732662
基于FPGA的I2C總線模擬，采用verilog HDL語言編寫。
標(biāo)簽： FPGA I2C 總線模擬
上傳用戶：rologne
CPLD與51單片機(jī)總線接
標(biāo)簽： CPLD 51單片機(jī) 總線
上傳用戶：ewtrwrtwe
CPLD的VerilogHDL總線代碼,在EPM7128SLC84-10+Quartus4平臺(tái)上運(yùn)行通過.
標(biāo)簽： VerilogHDL Quartus CPLD 7128
上傳用戶：gaojiao1999
利用FPGA 編程實(shí)現(xiàn)I2C總線，對學(xué)習(xí)很有幫助
標(biāo)簽： FPGA I2C 編程實(shí)現(xiàn) 總線
上傳時(shí)間： 2013-09-06
上傳用戶：894898248
基于探索仿真三態(tài)門總線傳輸電路的目的，采用Multisim10仿真軟件對總線連接的三態(tài)門分時(shí)輪流工作時(shí)的波形進(jìn)行了仿真實(shí)驗(yàn)測試，給出了仿真實(shí)驗(yàn)方案，即用Multisim仿真軟件構(gòu)成環(huán)形計(jì)數(shù)器產(chǎn)生各個(gè)三態(tài)門的控制信號(hào)、用脈沖信號(hào)源產(chǎn)生各個(gè)三態(tài)門不同輸入數(shù)據(jù)信號(hào)，用Multisim仿真軟件中的邏輯分析儀多蹤同步顯示各個(gè)三態(tài)門的控制信號(hào)、數(shù)據(jù)輸入信號(hào)及總線輸出信號(hào)波形，結(jié)論是仿真實(shí)驗(yàn)可直觀形象地描述三態(tài)門總線傳輸電路的工作特性，所述方法的創(chuàng)新點(diǎn)是解決了三態(tài)門的工作波形無法用電子實(shí)驗(yàn)儀器進(jìn)行分析驗(yàn)證的問題。
標(biāo)簽： Multisim 三態(tài)門 總線傳輸 仿真
上傳時(shí)間： 2013-12-14
上傳用戶：jackandlee
該電路集成了16路光耦隔離輸入電路和8路繼電器輸出電路，可在ISA總線的控制下完成數(shù)據(jù)信號(hào)、指令信號(hào)和電源信號(hào)的輸入輸出。實(shí)際應(yīng)用結(jié)果表明，該多通道控制電路的信號(hào)分配傳輸頻率可達(dá)6.5 MHz，完全達(dá)到設(shè)計(jì)要求；該電路按國家軍用標(biāo)準(zhǔn)設(shè)計(jì)定型，在測試領(lǐng)域具有廣闊的應(yīng)用前景。
標(biāo)簽： ISA 總線 多通道 控制電路
上傳時(shí)間： 2013-11-24
上傳用戶：zhangfx728
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
