隨著永磁同步電機(jī)在許多領(lǐng)域得到廣泛應(yīng)用,對(duì)永磁同步電機(jī)的研究成為一種必然的發(fā)展趨勢(shì),具有實(shí)際的意義和價(jià)值。本文采用TI公司專用于電機(jī)控制的TMS320F240型數(shù)字信號(hào)處理器作為核心,開(kāi)發(fā)了全數(shù)字化的永磁同步電機(jī)矢量控制調(diào)速系統(tǒng)的軟件,并在改進(jìn)的清華電機(jī)控制試驗(yàn)平臺(tái)上進(jìn)行了帶機(jī)試驗(yàn),結(jié)果驗(yàn)證了系統(tǒng)設(shè)計(jì)方案的可行性。 本文首先深入的研究了永磁同步電機(jī)的矢量控制理論,建立了永磁同步電機(jī)數(shù)學(xué)模型,并在此基礎(chǔ)上討論了永磁同步電機(jī)的矢量控制調(diào)速方案;然后,以清華電機(jī)控制試驗(yàn)平臺(tái)為基礎(chǔ)介紹了控制系統(tǒng)硬件結(jié)構(gòu),其中主要論述了控制電路各部分及外圍輔助電路的設(shè)計(jì)和調(diào)試。在硬件的基礎(chǔ)上,軟件采用匯編語(yǔ)言編程,實(shí)現(xiàn)了轉(zhuǎn)速和電流雙閉環(huán)矢量控制,并給出了系統(tǒng)主程序和PWM下溢中斷處理程序流程圖,永磁同步電機(jī)矢量控制的主要控制策略如轉(zhuǎn)子相位的初始化、電流采樣、速度位置采樣、矢量坐標(biāo)變換、sinθ、cosθ值生成、PI調(diào)節(jié)、空間電壓矢量(SVPWM)模塊等都是在PWM下溢中斷服務(wù)子程序中完成的。為達(dá)到數(shù)值的統(tǒng)一,對(duì)軟件中所采用的參數(shù)進(jìn)行了定標(biāo)。最后在基于硬件平臺(tái)的基礎(chǔ)上,對(duì)軟件進(jìn)行帶機(jī)調(diào)試,試驗(yàn)表明電機(jī)能快速響應(yīng)并跟蹤給定轉(zhuǎn)速,從而證明整個(gè)系統(tǒng)設(shè)計(jì)的正確性。 另外,本文還在MATLAB/SIMULINK的基礎(chǔ)上,建立采用模糊神經(jīng)網(wǎng)絡(luò)控制器的永磁同步電機(jī)的仿真模型,仿真結(jié)果表明:該控制系統(tǒng)具有較好的位置響應(yīng)和抗干擾能力強(qiáng)。 在論文的最后,對(duì)全文的工作做了總結(jié)。
標(biāo)簽: DSP 永磁同步電動(dòng)機(jī) 矢量控制系統(tǒng)
上傳時(shí)間: 2013-07-27
上傳用戶:er1219
藍(lán)牙(Bluetooth)技術(shù)是近年來(lái)國(guó)外先進(jìn)國(guó)家研究發(fā)展最快的短程無(wú)線通信技術(shù)之一,能夠廣泛地應(yīng)用于工業(yè)短距離無(wú)線控制裝置、近距離移動(dòng)無(wú)線控制設(shè)備、機(jī)器人控制、辦公自動(dòng)化及多媒體娛樂(lè)設(shè)備等局部范圍內(nèi)無(wú)線數(shù)據(jù)傳輸?shù)念I(lǐng)域中。在我國(guó),由于對(duì)藍(lán)牙技術(shù)的研究還處于研究開(kāi)發(fā)的初級(jí)階段, 還沒(méi)有形成藍(lán)牙數(shù)據(jù)短距離無(wú)線通信的一套開(kāi)放性應(yīng)用標(biāo)準(zhǔn)。 在無(wú)線音頻傳輸領(lǐng)域內(nèi),傳統(tǒng)的基于模擬調(diào)制方式的無(wú)線音頻傳輸由于抗干擾能力較差,傳輸?shù)囊纛l質(zhì)量會(huì)受到較大的影響,而國(guó)內(nèi)市場(chǎng)上的藍(lán)牙音頻產(chǎn)品僅支持單聲道語(yǔ)音傳輸。所以,對(duì)基于藍(lán)牙技術(shù)的高品質(zhì)多通道音頻傳輸技術(shù)的研究將具有一定的技術(shù)創(chuàng)新性,在無(wú)線音頻傳輸領(lǐng)域也具有較為廣闊的市場(chǎng)前景。 本文以嵌入式藍(lán)牙技術(shù)與音頻信號(hào)傳輸系統(tǒng)為研究開(kāi)發(fā)課題,參考國(guó)外藍(lán)牙技術(shù)協(xié)議標(biāo)準(zhǔn),利用功能模塊單元與嵌入式技術(shù),目標(biāo)是研制一種基于嵌入式開(kāi)發(fā)應(yīng)用的高品質(zhì)雙聲道藍(lán)牙無(wú)線音頻傳輸系統(tǒng)。本系統(tǒng)通過(guò)對(duì)雙聲道線性模擬音源的數(shù)字化MP3編解碼處理,結(jié)合基于嵌入式應(yīng)用的簡(jiǎn)化后的HCI層藍(lán)牙應(yīng)用協(xié)議,實(shí)現(xiàn)了藍(lán)牙信道帶寬內(nèi)的高品質(zhì)雙聲道音頻信號(hào)點(diǎn)對(duì)點(diǎn)的傳輸。 在硬件設(shè)計(jì)上,系統(tǒng)采用了模塊化設(shè)計(jì)思想。發(fā)送端和接收端由音頻處理模塊、控制傳輸模塊和無(wú)線模塊三部分構(gòu)成。其中,音頻處理模塊以MAS3587音頻處理芯片為核心,負(fù)責(zé)音頻信號(hào)的AD采樣、MP3壓縮和解壓縮以及DA還原等工作;控制傳輸模塊以MSP430F169為核心,負(fù)責(zé)MP3數(shù)據(jù)幀的高速傳輸以及藍(lán)牙接口協(xié)議控制;無(wú)線模塊采用藍(lán)牙單芯片解決方案(集成藍(lán)牙射頻、基帶和鏈路管理等),負(fù)責(zé)MP3數(shù)據(jù)幀的射頻發(fā)送和接收。模塊與模塊之間采用工業(yè)標(biāo)準(zhǔn)接口方式連接。音頻處理模塊和控制傳輸模塊之間采用DMA方式的通用并口(PIO);控制傳輸模塊與藍(lán)牙模塊之間采用DMA方式的通用異步串口(UART)。 在軟件設(shè)計(jì)上,系統(tǒng)主要由藍(lán)牙協(xié)議解釋、傳輸控制和芯片驅(qū)動(dòng)三部分構(gòu)成。在藍(lán)牙協(xié)議解釋上,系統(tǒng)采用了基于HCI層的ACL數(shù)據(jù)包透明傳輸方式;在傳輸控制上,采用了基于通用并口(PIO)和異步串口(UART)的DMA方式高效率批量數(shù)據(jù)傳輸技術(shù);芯片驅(qū)動(dòng)主要指對(duì)MAS3587的基本配置。 對(duì)目標(biāo)系統(tǒng)的測(cè)試實(shí)驗(yàn)采用了目前流行的音頻測(cè)試虛擬儀器軟件Adobe Audition 1.5。實(shí)驗(yàn)項(xiàng)目包括掃頻測(cè)試、音樂(lè)測(cè)試、聽(tīng)覺(jué)測(cè)試、距離測(cè)試以及抗干擾測(cè)試等。實(shí)驗(yàn)結(jié)果表明,輸入音源在經(jīng)過(guò)MP3編碼、發(fā)射、接收及MP3解碼后,音頻質(zhì)量基本上沒(méi)受影響,實(shí)際雙聲道音質(zhì)接近于CD音質(zhì),而無(wú)線傳輸?shù)目煽啃赃h(yuǎn)高于模擬無(wú)線音頻傳輸,幾乎沒(méi)有斷音與錯(cuò)音,充分體現(xiàn)了嵌入式藍(lán)牙無(wú)線技術(shù)的優(yōu)勢(shì)。
標(biāo)簽: 嵌入式 傳輸 藍(lán)牙技術(shù)
上傳時(shí)間: 2013-05-27
上傳用戶:稀世之寶039
任意波形發(fā)生器已成為現(xiàn)代測(cè)試領(lǐng)域應(yīng)用最為廣泛的通用儀器之一,代表了信號(hào)源的發(fā)展方向。直接數(shù)字頻率合成(DDS)是二十世紀(jì)七十年代初提出的一種全數(shù)字的頻率合成技術(shù),其查表合成波形的方法可以滿足產(chǎn)生任意波形的要求。由于現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)具有高集成度、高速度、可實(shí)現(xiàn)大容量存儲(chǔ)器功能的特性,能有效地實(shí)現(xiàn)DDS技術(shù),極大的提高函數(shù)發(fā)生器的性能,降低生產(chǎn)成本。 本文首先介紹了函數(shù)波形發(fā)生器的研究背景和DDS的理論。然后詳盡地?cái)⑹隽擞肍PGA完成DDS模塊的設(shè)計(jì)過(guò)程,接著分析了整個(gè)設(shè)計(jì)中應(yīng)處理的問(wèn)題,根據(jù)設(shè)計(jì)原理就功能上進(jìn)行了劃分,將整個(gè)儀器功能劃分為控制模塊、外圍硬件、FPGA器件三個(gè)部分來(lái)實(shí)現(xiàn)。最后就這三個(gè)部分分別詳細(xì)地進(jìn)行了闡述。 在實(shí)現(xiàn)過(guò)程中,本設(shè)計(jì)選用了Altera公司的EP2C35F672C6芯片作為產(chǎn)生波形數(shù)據(jù)的主芯片,充分利用了該芯片的超大集成性和快速性。在控制芯片上選用了三星公司的上S3C2440作為控制芯片。本設(shè)計(jì)中,F(xiàn)PGA芯片的設(shè)計(jì)和與控制芯片的接口設(shè)計(jì)是一個(gè)難點(diǎn),本文利用Altera的設(shè)計(jì)工具QuartusⅡ并結(jié)合Verilog—HDL語(yǔ)言,采用硬件編程的方法很好地解決了這一問(wèn)題。論文最后給出了系統(tǒng)的測(cè)量結(jié)果,并對(duì)誤差進(jìn)行了一定分析,結(jié)果表明,可輸出步進(jìn)為0.01Hz,頻率范圍0.01Hz~20MHz的正弦波、三角波、鋸齒波、方波,或0.01Hz~20KHz的任意波。通過(guò)實(shí)驗(yàn)結(jié)果表明,本設(shè)計(jì)達(dá)到了預(yù)定的要求,并證明了采用軟硬件結(jié)合,利用FPGA技術(shù)實(shí)現(xiàn)任意波形發(fā)生器的方法是可行的。
標(biāo)簽: FPGA 函數(shù)信號(hào)發(fā)生器
上傳時(shí)間: 2013-08-03
上傳用戶:1079836864
隨著數(shù)字化技術(shù)的飛速發(fā)展,數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類型的信息傳輸如文本和數(shù)據(jù),視頻通信需要占用更多的帶寬資源,因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸,視頻源必須經(jīng)過(guò)大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善,但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言,網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月,新一代視頻壓縮標(biāo)準(zhǔn)H.264/AVC的推出,使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H.264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法,與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺(jué)感知質(zhì)量的情況下,H.264的編碼效率比H.263提高了一倍左右,并且有更好的網(wǎng)絡(luò)友好性。然而,高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的,H.264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H.263的3倍,所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H.264標(biāo)準(zhǔn)的研究背景,分析了國(guó)內(nèi)外H.264硬件系統(tǒng)的研究現(xiàn)狀,并介紹了本文的主要工作。 @@ 接著對(duì)H.264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H.264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究,對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過(guò)對(duì)比分析,三步、二維等算法在搜索效率上優(yōu)于全搜索算法,而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn),提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析,對(duì)硬件尋址進(jìn)行了研究。通過(guò)一次完整的全搜索數(shù)據(jù)流分析,改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分;然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞:H.264;FPGA;QuartusⅡ;幀間預(yù)測(cè);運(yùn)動(dòng)估計(jì);塊匹配
標(biāo)簽: H264 FPGA 幀間預(yù)測(cè)
上傳時(shí)間: 2013-04-24
上傳用戶:zttztt2005
通信與信息技術(shù)行業(yè)飛速發(fā)展,已成為我國(guó)支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展,社會(huì)對(duì)具備實(shí)際動(dòng)手能力人才的需求也不斷增加,高校通信教學(xué)改革勢(shì)在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源,隨著EDA技術(shù)的發(fā)展,實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容,加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場(chǎng)可編程的優(yōu)勢(shì),適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn),采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體,具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個(gè)開(kāi)放性的硬件、軟件平臺(tái),從培養(yǎng)學(xué)生實(shí)際動(dòng)手能力出發(fā),利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容,還可以實(shí)現(xiàn)電子設(shè)計(jì)開(kāi)發(fā)和驗(yàn)證。這對(duì)培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型,把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號(hào)源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中,模擬信號(hào)源采用DDS技術(shù),能夠生成非常高的頻率精度,可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器,形成多頻段、多波形的軟件無(wú)線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù),具備良好的載波跟蹤特性,利用對(duì)載波相位不敏感 的Gardner算法跟蹤位同步信號(hào)。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義;然后根據(jù)通信系統(tǒng)模型從《通信原理》各個(gè)章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容,分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型;繼而根據(jù)各模塊資源需求選取合適FPGA芯片,并給出硬件設(shè)計(jì)方案;最后,給出各模塊在FPGA上具體實(shí)現(xiàn)過(guò)程、系統(tǒng)測(cè)試結(jié)果及分析。測(cè)試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確,且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞:通信原理,實(shí)驗(yàn)系統(tǒng),F(xiàn)PGA,DDS,多體制調(diào)制解調(diào),全數(shù)字COSTAS環(huán),位同步
標(biāo)簽: FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間: 2013-07-07
上傳用戶:evil
隨著計(jì)算機(jī)及其外圍設(shè)備的發(fā)展,傳統(tǒng)的并行接口和串行接口在靈活性和接口擴(kuò)展等方面存在的缺陷愈來(lái)愈不可回避,并逐漸成為計(jì)算機(jī)通信的瓶頸。在這種情況下,通用串行總線(Universal Serial Bus,USB)誕生了。USB由于具有傳輸速率高、價(jià)格便宜、使用方便、靈活性高、支持熱插拔、接口標(biāo)準(zhǔn)化和易于擴(kuò)展等優(yōu)點(diǎn),目前已經(jīng)成為計(jì)算機(jī)外設(shè)接口的主流技術(shù),在計(jì)算機(jī)外圍設(shè)備和消費(fèi)類電子領(lǐng)域正獲得越來(lái)越多的應(yīng)用。 @@ 本文基于USB2.0協(xié)議規(guī)范,設(shè)計(jì)了一款支持高速和全速傳輸?shù)腢SB2.0設(shè)備控制器IP核。文中著重介紹了這款設(shè)備控制器IP核的設(shè)計(jì)和FPGA驗(yàn)證工作,詳細(xì)研究并分析了USB2.0規(guī)范,根據(jù)規(guī)范提出了一種USB2.0設(shè)備控制器整體構(gòu)架方案,描述了各個(gè)功能子模塊硬件電路的功能及實(shí)現(xiàn)。從可重用的角度出發(fā),對(duì)設(shè)備控制器模塊進(jìn)行優(yōu)化設(shè)計(jì),增加多個(gè)靈活的配置選項(xiàng),根據(jù)不同的應(yīng)用對(duì)硬件進(jìn)行配置,使其在滿足要求的情況下去除冗余電路,以減少占用面積和功耗,從而使其靈活地應(yīng)用于各種USB系統(tǒng)。本文還研究了IP核的驗(yàn)證方法,并對(duì)所設(shè)計(jì)的USB2.0設(shè)備控制器建立了功能完備的ModelSim仿真驗(yàn)證環(huán)境,搭建了FPGA硬件驗(yàn)證平臺(tái),設(shè)計(jì)了具有AHB接口的設(shè)備控制器和帶有8051的設(shè)備控制器,并分別在FPGA平臺(tái)上進(jìn)行了功能驗(yàn)證。 @@ 本文所設(shè)計(jì)的USB2.0設(shè)備控制器IP核可配置性高,使用者可以自由配置所需端點(diǎn)的個(gè)數(shù)以及每個(gè)端點(diǎn)類型等,可以集成于多種USB系統(tǒng)中,適于各類USB設(shè)備的開(kāi)發(fā)。本課題所取得的成果為USB2.0設(shè)備類的研究和開(kāi)發(fā)積累了經(jīng)驗(yàn),并為后來(lái)實(shí)驗(yàn)室某項(xiàng)目測(cè)試芯片的USB數(shù)據(jù)采集提供了參考方案,也為未來(lái)USB3.0接口IP核的開(kāi)發(fā)和應(yīng)用奠定了基礎(chǔ)。 @@關(guān)鍵詞USB2.0控制器;IP核;FPGA;驗(yàn)證
上傳時(shí)間: 2013-06-30
上傳用戶:nanfeicui
卷積碼是廣泛應(yīng)用于衛(wèi)星通信、無(wú)線通信等多種通信系統(tǒng)的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法,該算法譯碼性能好、速度快,并且硬件實(shí)現(xiàn)結(jié)構(gòu)比較簡(jiǎn)單,是最佳的卷積碼譯碼算法。隨著可編程邏輯技術(shù)的不斷發(fā)展,使用FPGA實(shí)現(xiàn)Viterbi譯碼器的設(shè)計(jì)方法逐漸成為主流。不同通信系統(tǒng)所選用的卷積碼不同,因此設(shè)計(jì)可重配置的Viterbi譯碼器,使其能夠滿足多種通信系統(tǒng)的應(yīng)用需求,具有很重要的現(xiàn)實(shí)意義。 本文設(shè)計(jì)了基于FPGA的高速Viterbi譯碼器。在對(duì)Viterbi譯碼算法深入研究的基礎(chǔ)上,重點(diǎn)研究了Viterbi譯碼器核心組成模塊的電路實(shí)現(xiàn)算法。本設(shè)計(jì)中分支度量計(jì)算模塊采用只計(jì)算可能的分支度量值的方法,節(jié)省了資源;加比選模塊使用全并行結(jié)構(gòu)保證處理速度;幸存路徑管理模塊使用3指針偶算法的流水線結(jié)構(gòu),大大提高了譯碼速度。在Xilinx ISE8.2i環(huán)境下,用VHDL硬件描述語(yǔ)言編寫(xiě)程序,實(shí)現(xiàn)(2,1,7)卷積碼的Viterbi譯碼器。在(2,1,7)卷積碼譯碼器基礎(chǔ)上,擴(kuò)展了Viterbi譯碼器的通用性,使其能夠?qū)Σ煌木矸e碼譯碼。譯碼器根據(jù)不同的工作模式,可以對(duì)(2,1,7)、(2,1,9)、(3,1,7)和(3,1,9)四種廣泛運(yùn)用的卷積碼譯碼,并且可以修改譯碼深度等改變譯碼器性能的參數(shù)。 本文用Simulink搭建編譯碼系統(tǒng)的通信鏈路,生成測(cè)試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對(duì)各種模式的譯碼器進(jìn)行全面仿真驗(yàn)證,Xilinx ISE8.2i時(shí)序分析報(bào)告表明譯碼器布局布線后最高譯碼速度可達(dá)200MHz。在FPGA和DSP組成的硬件平臺(tái)上進(jìn)一步測(cè)試譯碼器,譯碼器運(yùn)行穩(wěn)定可靠。最后,使用Simulink產(chǎn)生的數(shù)據(jù)對(duì)本文設(shè)計(jì)的Viterbi譯碼器的譯碼性能進(jìn)行了分析,仿真結(jié)果表明,在同等條件下,本文設(shè)計(jì)的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當(dāng)。
上傳時(shí)間: 2013-06-24
上傳用戶:myworkpost
數(shù)字存儲(chǔ)示波器在儀器儀表領(lǐng)域中占有重要的地位,應(yīng)用范圍相當(dāng)廣泛,所以對(duì)示波器的研制有重要的理論和實(shí)際意義。本文針對(duì)數(shù)字存儲(chǔ)示波器的設(shè)計(jì)進(jìn)行了深入的研究,旨在研制出100MHz帶寬的數(shù)字存儲(chǔ)示波器。 從各個(gè)方面考慮,選用了DSP、FPGA和單片機(jī)的方案來(lái)設(shè)計(jì)整個(gè)系統(tǒng)。整個(gè)系統(tǒng)采用單通道的方式。信號(hào)進(jìn)來(lái)首先經(jīng)過(guò)前端的調(diào)理電路把信號(hào)電壓調(diào)整到AD的輸入電壓范圍之內(nèi),這里調(diào)理電路主要是由信號(hào)衰減電路和信號(hào)放大電路所組成。調(diào)理后的信號(hào)再送到AD變換電路里面完成信號(hào)的數(shù)字化。然后把AD轉(zhuǎn)換后的數(shù)據(jù)送到FPGA中,并把數(shù)據(jù)保存到FPGA中的FIFO中,F(xiàn)PGA中的電路主要包括有FIFO、觸發(fā)系統(tǒng)、峰值檢測(cè)、時(shí)基電路等。 DSP處理器主要是用來(lái)從FIFO中提取數(shù)據(jù)并進(jìn)行相應(yīng)的處理。因?yàn)镈SP運(yùn)算速度快,所以本文利用DSP來(lái)完成濾波和波形重建的時(shí)候的插值算法等功能。然后DSP利用其多緩沖串口把數(shù)據(jù)送到單片機(jī),單片機(jī)把從DSP中發(fā)送過(guò)來(lái)的數(shù)據(jù)顯示到LCD上,同時(shí)利用單片機(jī)來(lái)管理鍵盤(pán)等功能。在軟件方面主要完成了程序的一些初始化驅(qū)動(dòng),比如說(shuō)是FLASH驅(qū)動(dòng)、LCD驅(qū)動(dòng)、DSP串口初始化、FPGA初始化等相關(guān)工作。 由于本文采用FPGA,使得數(shù)字存儲(chǔ)示波器的設(shè)計(jì)比較靈活,容易升級(jí)。可以根據(jù)自己的需要進(jìn)行相關(guān)的改進(jìn),例如對(duì)外圍電路做進(jìn)一步地?cái)U(kuò)展。
標(biāo)簽: FPGA 數(shù)字存儲(chǔ)示波器
上傳時(shí)間: 2013-04-24
上傳用戶:hw1688888
在現(xiàn)代電子系統(tǒng)中,數(shù)字化已經(jīng)成為發(fā)展的必然趨勢(shì),接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容,對(duì)數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展,高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無(wú)線電數(shù)字接收平臺(tái)的設(shè)計(jì),并著重研究了其中數(shù)字中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。FPGA器件具有設(shè)計(jì)靈活、開(kāi)發(fā)周期短和開(kāi)發(fā)成本低等優(yōu)點(diǎn),所以廣泛應(yīng)用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu),F(xiàn)PGA能夠進(jìn)行流水線性設(shè)計(jì),對(duì)數(shù)據(jù)進(jìn)行并行處理,所以FPGA在進(jìn)行數(shù)據(jù)量大,要求實(shí)時(shí)處理的系統(tǒng)設(shè)計(jì)時(shí)有很大的優(yōu)勢(shì)。 本文首先首先分析了軟件無(wú)線電當(dāng)前的發(fā)展趨勢(shì)及技術(shù)現(xiàn)狀,針對(duì)存在的處理速度跟不上的DSP瓶頸問(wèn)題,提出了中頻軟件無(wú)線電的FPGA實(shí)現(xiàn)方案。本文以FPGA實(shí)現(xiàn)為重點(diǎn),在深入分析軟件無(wú)線電相關(guān)理論的基礎(chǔ)上,著重研究和完成了中頻軟件無(wú)線電數(shù)字接收平臺(tái)兩大模塊的FPGA實(shí)現(xiàn):數(shù)字下變頻相關(guān)模塊和數(shù)字調(diào)制解調(diào)模塊。其中,在深入研究數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上,首先對(duì)數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(shù)(DDS)實(shí)現(xiàn),其頻率分辨率高,靈活,易于實(shí)現(xiàn);高效抽取濾波器組由積分梳狀濾波器(CIC),半帶濾波器(HB),F(xiàn)IR濾波器組成。對(duì)積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對(duì)內(nèi)部寄存器的位寬進(jìn)行改進(jìn),極大地節(jié)約了資源,提高了運(yùn)行速率。對(duì)FIR濾波器和半帶濾波器采用了(DA)分布式算法,它的運(yùn)行速度只與數(shù)據(jù)的寬度有關(guān),只有加減法運(yùn)算和二進(jìn)制除法,既縮減了系統(tǒng)資源又大大節(jié)省了運(yùn)算時(shí)間,實(shí)現(xiàn)了高效的實(shí)時(shí)處理。對(duì)數(shù)字調(diào)制解調(diào)模塊,重點(diǎn)研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實(shí)現(xiàn),模塊有很好的通用性,能方便地移植到其它的系統(tǒng)中。在文章的最后還對(duì)整個(gè)系統(tǒng)進(jìn)行了Matlab仿真,驗(yàn)證了系統(tǒng)設(shè)計(jì)思想的正確性。在系統(tǒng)各個(gè)關(guān)鍵模塊的設(shè)計(jì)過(guò)程中,都是先依據(jù)一定的設(shè)計(jì)指標(biāo)進(jìn)行verilog編程,然后再在Quartus軟件中編譯,時(shí)序仿真測(cè)試,并與Matlab仿真結(jié)果進(jìn)行對(duì)比,驗(yàn)證設(shè)計(jì)的正確性。
標(biāo)簽: FPGA 軟件無(wú)線電 數(shù)字接收機(jī)
上傳時(shí)間: 2013-05-18
上傳用戶:450976175
SATA接口是新一代的硬盤(pán)串行接口標(biāo)準(zhǔn),和以往的并行硬盤(pán)接口比較它具有支持熱插拔、傳輸速率快、執(zhí)行效率高的明顯優(yōu)勢(shì)。SATA2.0是SATA的第二代標(biāo)準(zhǔn),它規(guī)定在數(shù)據(jù)線上使用LVDS NRZ串行數(shù)據(jù)流傳輸數(shù)據(jù),速率可達(dá)3Gb/s。另外,SATA2.0還具有支持NCQ(本地命令隊(duì)列)、端口復(fù)用器、交錯(cuò)啟動(dòng)等一系列技術(shù)特征。正是由于以上的種種技術(shù)優(yōu)點(diǎn),SATA硬盤(pán)業(yè)已被廣泛的使用于各種企業(yè)級(jí)和個(gè)人用戶。 硬盤(pán)作為主要的信息載體之一,其信息安全問(wèn)題尤其引起人們的關(guān)注。由于在加密時(shí)需要實(shí)時(shí)處理大量的數(shù)據(jù),所以對(duì)硬盤(pán)數(shù)據(jù)的加密主要使用帶有密鑰的硬件加密的方式。因此將硬盤(pán)加密和SATA接口結(jié)合起來(lái)進(jìn)行設(shè)計(jì)和研究,完成基于SATA2.0接口的加解密芯片系統(tǒng)設(shè)計(jì)具有重要的使用價(jià)值和研究?jī)r(jià)值。 本論文首先介紹了SATA2.0的總線協(xié)議,其協(xié)議體系結(jié)構(gòu)包括物理層、鏈路層、傳輸層和命令層,并對(duì)系統(tǒng)設(shè)計(jì)中各個(gè)層次中涉及的關(guān)鍵問(wèn)題進(jìn)行了闡述。其次,本論文對(duì)ATA協(xié)議和命令進(jìn)行了詳細(xì)的解釋和分析,并針對(duì)設(shè)計(jì)中涉及的命令和對(duì)其做出的修改進(jìn)行了說(shuō)明。接著,本論文對(duì)SATA2.0加解密控制芯片的系統(tǒng)設(shè)計(jì)進(jìn)行了講解,包括硬件平臺(tái)搭建和器件選型、模塊和功能劃分、系統(tǒng)工作原理等,剖析了系統(tǒng)設(shè)計(jì)中的難點(diǎn)問(wèn)題并給出解決問(wèn)題的方法。然后,對(duì)系統(tǒng)數(shù)據(jù)通路的各個(gè)模塊的設(shè)計(jì)和實(shí)現(xiàn)進(jìn)行詳盡的闡述,并給出各個(gè)模塊的驗(yàn)證結(jié)果。最后,本文簡(jiǎn)要的介紹了驗(yàn)證平臺(tái)搭建和測(cè)試環(huán)境、測(cè)試方法等問(wèn)題,并分析測(cè)試結(jié)果。 本SATA2.0硬盤(pán)加解密接口電路在Xilinx公司的Virtex5 XC5VLX50T FPGA上進(jìn)行測(cè)試,目前工作正常,性能良好,已經(jīng)達(dá)到項(xiàng)目性能指標(biāo)要求。本論文在SATA加解密控制芯片設(shè)計(jì)與實(shí)現(xiàn)方面的研究成果,具有通用性、可移植性,有一定的理論及經(jīng)濟(jì)價(jià)值。
上傳時(shí)間: 2013-04-24
上傳用戶:JIUSHICHEN
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1