AVR single-chip developed by a very low threshold, as long as the computer will be able to study the development of AVR microcontroller. Only a single-chip ISP download beginners line, the editing, debugging of software programs through a direct line into the AVR microcontroller, which can develop AVR Series Single-chip package of a variety of devices. AVR single-chip microcomputer in the industry known as "front-line struggle to seize state power."
標簽： single-chip developed threshold the
上傳時間： 2013-12-09
上傳用戶：invtnewer
Visual Basic Low Level Disk Acces
上傳時間： 2013-12-23
上傳用戶：王楚楚
下載者包括四個工程： CDown：生成器 userinit：真正的下載者 Dat：驅動和下載者的安裝程序 pass：驅動程序
上傳時間： 2014-01-11
上傳用戶：lht618
The STi7105 uses state of the art process technology to provide an ultra low-cost, fully featured HD AVC decoder IC. It is a highly integrated system-on-chip suitable for STB markets across all networks (cable/satellite/DTT/x- DSL/IP) worldwide
標簽： technology low-cost featured process
上傳時間： 2013-12-22
上傳用戶：時代電子小智
Buffer low THD distortion and hi-impendance, Very wide frequency band.
標簽： hi-impendance distortion frequency Buffer
上傳時間： 2014-08-08
上傳用戶：dragonhaixm
PXA270 design guide low level primitives
標簽： primitives design guide level
上傳時間： 2014-06-30
上傳用戶：yxgi5
Low density parity check matrix
標簽： density parity matrix check
上傳時間： 2014-01-08
上傳用戶：yt1993410
低壓差線性穩壓器（Low Dropout Voltage Regulator，LDO）屬于線性穩壓器的一種，但由于其壓差較低，相對于一般線性穩壓器而言具有較高的轉換效率。但在電路穩定性上有所下降，而且LDO有著較高的輸出電阻，使得輸出極點的位置會隨著負載情況有很大關系。因此需要對LDO進行頻率補償來滿足其環路穩定性要求。內容安排上第一節首先簡單介紹各種線性穩壓源的區別：第二節介紹LDO中的主要參數及設計中需要考慮折中的一些問題；第三節對LDO開環電路的三個模塊，運放模塊，PMOS模塊和反饋模塊進行簡化的小信號分析，得出其傳輸函數并判斷其零極點：第四節針對前面分析的三個LDO環路模塊分別進行補償考慮，并結合RT9193電路對三種補償方法進行了仿真驗證和解釋說明。該電路主要包含基準電路以及相關啟動電路，保護電路（OTP，OCP等），誤差放大器，調整管（Pass Element）和電阻反饋網絡。在電路上，通過連接到誤差放大器反相輸入端的分壓電阻對輸出電壓進行采樣，誤差放大器的同相輸入端連接到一個基準電壓（Bandgap Reference），誤差放大器會使得兩個輸入端電壓基本相等，因此，可以通過控制調整管輸出足夠的負載電流以保證輸出電壓穩定。電路所采用的調整管不同，其Dropout電壓不同。以前大多使用三極管來作為穩壓源的調整管，常見的有NPN穩壓源，PNP穩壓源（LDO），準LDO穩壓源，其調整管如圖2所示，其Dorpout電壓分別是：VoRop=2VBE+ Vsr-NPN穩壓源VoRоP =VsurPNP穩壓源（LDO）VDRoP=VE + Vsur-準LDO穩壓源
上傳時間： 2022-06-19
上傳用戶：
現代社會信息量爆炸式增長，由于網絡、多媒體等新技術的發展，用戶對帶寬和速度的需求快速增加。并行傳輸技術由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設計的極限；而高速串行通信技術憑借其帶寬大、抗干擾性強和接口簡單等優勢，正迅速取代傳統的并行技術，成為業界的主流。 本論文針對目前比較流行并且有很大發展潛力的兩種高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設計。本論文的主要工作是以某低成本相控陣雷達信號處理機為設計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術的高速LinkPort(鏈路口)設計和基于CML(Current ModeLogic)技術的Rocket I/O高速串行接口設計。首先在FPGA的軟件中進行程序設計和功能、時序的仿真，當仿真驗證通過之后，重點是在硬件平臺上進行調試。硬件調試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數據的互相傳送，接收和發送的數據相同，證明了高速鏈路口設計的正確性。并且在硬件調試時對Rocket IO GTP收發器進行回環設計，經過回環之后接收到的數據與發送的數據相同，證明了Rocket I/O高速串行接口設計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼，最初由Gallager發現，故亦稱Gallager碼.它和著名Turbo碼相似，具有逼近香農限的性能，幾乎適用于所有信道，因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性，其譯碼復雜度與碼長成線性關系，克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題，使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性，在長的編碼分組時，相距很遠的信息比特參與統一校驗，這使得連續的突發差錯對譯碼的影響不大，編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理，其次，具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法，特別是準循環LDPC碼的構造以及RU算法、貪婪算法，并在此基礎上采用貪婪算法對RU算法進行了改進。 最后，選用Altera公司的Stratix系列FPGA器件EPls25F67217，實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中，為節省資源、提高速度，在向量存儲時采用稀疏矩陣技術，在向量相加時采用通過奇校驗直接判定結果的方法，在向量乘法中，采用了前向迭代方法，避開了復雜的矩陣求逆運算。結果表明，該編碼器只占用約10％的邏輯單元，約5％的存儲單元，時鐘頻率達到120MHz，數據吞吐率達到33Mb/s，功能上也滿足編碼器的要求。
上傳時間： 2013-06-09
上傳用戶：66wji
