數(shù)據(jù)結(jié)構(gòu)（嚴(yán)慰敏）配套純c代碼實(shí)驗(yàn)十 typedef int InfoType // 定義其它數(shù)據(jù)項(xiàng)的類型 typedef int KeyType // 定義RedType類型的關(guān)鍵字為整型 struct RedType // 記錄類型(同c10-1.h) { KeyType key // 關(guān)鍵字項(xiàng) InfoType otherinfo // 其它數(shù)據(jù)項(xiàng) } typedef char KeysType // 定義關(guān)鍵字類型為字符型 #include"c1.h" #include"c10-3.h" void InitList(SLList &L,RedType D[],int n) { // 初始化靜態(tài)鏈表L（把數(shù)組D中的數(shù)據(jù)存于L中） char c[MAX_NUM_OF_KEY],c1[MAX_NUM_OF_KEY] int i,j,max=D[0].key //
標(biāo)簽： typedef int InfoType KeyType
上傳時(shí)間： 2016-03-03
上傳用戶：2404
VHDL是Very High Speed Integrated Circuit Hardware Description Language的縮寫， 意思是超高速集成電路硬件描述語言。對(duì)于復(fù)雜的數(shù)字系統(tǒng)的設(shè)計(jì)，它有獨(dú)特的作用。它的硬件描述能力強(qiáng)，能輕易的描述出硬件的結(jié)構(gòu)和功能。這種語言的應(yīng)用至少意味著兩種重大的改變：電路的設(shè)計(jì)竟然可以通過文字描述的方式完成；電子電路可以當(dāng)作文件一樣來存儲(chǔ)。隨著現(xiàn)代技術(shù)的發(fā)展，這種語言的效益與作用日益明顯，每年均能夠以超過30％的速度快速成長(zhǎng)。 這次畢業(yè)設(shè)計(jì)的內(nèi)容是在簡(jiǎn)要介紹了VHDL語言的一些基本語法和概念后，進(jìn)一步應(yīng)用VHDL，在MAX+plusII 的環(huán)境下設(shè)計(jì)一個(gè)電子鐘，最后通過仿真出時(shí)序圖實(shí)現(xiàn)預(yù)定功能。電子鐘的時(shí)間顯示用到了七段數(shù)碼管(或稱七段顯示器)的電路設(shè)計(jì)，內(nèi)部的時(shí)間控制輸出則用到了各種設(shè)計(jì)，包括：加法計(jì)數(shù)器，掃描電路，控制秒、分、時(shí)的分頻電路，各種數(shù)制的轉(zhuǎn)換。
標(biāo)簽： Description Integrated Hardware Language
上傳時(shí)間： 2016-03-08
上傳用戶：hwl453472107
c語言，F(xiàn)ortran語言的max文件創(chuàng)建，以及Jawa接口的應(yīng)用實(shí)例
標(biāo)簽： c語言
上傳時(shí)間： 2016-03-10
上傳用戶：源弋弋
CAN總線資料， CAN.sch 是protel99se格式文件 CPLD目錄是7032的CPLD工程，使用MAX+PULS10.0 test目錄是程序工程目錄，使用ADS1.2編譯該工程，load到SDRAM調(diào)試
上傳時(shí)間： 2014-01-03
上傳用戶：daoxiang126
VHDL的課程設(shè)計(jì)，密碼鎖，去年我們課程設(shè)計(jì)我的程序，很好的程序，請(qǐng)驗(yàn)收?？梢宰鯲HDL課程設(shè)計(jì)用 去年我的開發(fā)環(huán)境是 max.pulls2
標(biāo)簽： VHDL
上傳時(shí)間： 2014-01-09
上傳用戶：ikemada
lpd6803是深圳英盛美半導(dǎo)體公司出品的一款高性能led驅(qū)動(dòng)芯片，該芯片具有如下特點(diǎn)： 三路輸出，恒流驅(qū)動(dòng)：每路各有一個(gè)外掛電阻調(diào)整電流：Iout(max)=30mA, Vout(max)=12V。 兼容恒壓模式，可直接替換ZQL9712等常規(guī)芯片。 直接PWM輸出，無亮度損失，降低數(shù)據(jù)傳輸量，有效減少電磁干擾(EMI)。 支持32級(jí)灰度/256級(jí)灰度（內(nèi)置反伽碼校正邏輯）兩種模式，掃描頻率高（>4000HZ）。 僅需時(shí)鐘線/數(shù)據(jù)線的兩線傳輸結(jié)構(gòu)，級(jí)聯(lián)能力超強(qiáng)。 內(nèi)建振蕩器，支持FREE-RUN模式，降低控制電路成本。 內(nèi)置LDO穩(wěn)壓電路，電源適應(yīng)范圍寬(4.8-8V)，輸出耐壓高（LED燈供電電壓可達(dá)12V）。 簡(jiǎn)化外圍配套，可擴(kuò)充性好，也可作為PWM發(fā)生器控制大電流器件驅(qū)動(dòng)大功率LED燈。 該芯片特別適合用于led幕墻燈、led全彩點(diǎn)光源、廣告字、異型屏等產(chǎn)品，相對(duì)于9712/6106/595/5026/62726等芯片來說，外圍器件少，電路簡(jiǎn)單， 布線容易，使用電線節(jié)省，控制器也簡(jiǎn)單。
標(biāo)簽： 6803 lpd led 盛美半導(dǎo)體
上傳時(shí)間： 2014-01-21
上傳用戶：trepb001
基于DSP平臺(tái)實(shí)現(xiàn)turbo碼Max_Log_MAP算法，基于標(biāo)準(zhǔn)C 語言研究 了Turbo 碼Max - Log - MAP 譯碼算法的軟件編程與實(shí)現(xiàn),為了提高程序的運(yùn)行效率,結(jié)合TMS320C6000 系列DSP 芯片 的結(jié)構(gòu)與特點(diǎn)采用循環(huán)展開、數(shù)據(jù)的存取優(yōu)化設(shè)計(jì)、算法改進(jìn)等措施進(jìn)行了代碼優(yōu)化,給出了測(cè)試結(jié)果，非常值得一看
標(biāo)簽： Max_Log_MAP turbo DSP 算法
上傳時(shí)間： 2014-01-11
上傳用戶：
ead file "YD.DOC". Who is the intended user Beginners in assembly and programmers. Features of the program: Yilmaz Disassembler:is an interactive disassembler which lets the user be a part of the disassembling process,is flexible, the user can disassemble in different formats,has user friendly interface, mouse support, pop-up menu commands, short cut key commands, context-sensitive on-line help,and it is cheap. Program s capacity and limitations: Max executable file size is 64 KB. Can not disassemble program of EXE-format.Only 8086/8088 CPU instructions can be disassembled. Disassemble 8087 Math Co-processor s instructions.
標(biāo)簽： programmers Beginners Features assembly
上傳時(shí)間： 2014-06-21
上傳用戶：皇族傳媒
是EDA設(shè)計(jì)的數(shù)字鐘的VHDL語言程序，可用Max+Plus2進(jìn)行編譯，仿真并下載到芯片中。
標(biāo)簽： VHDL EDA 數(shù)字 語言程序
上傳時(shí)間： 2016-04-30
上傳用戶：manlian
框架作為一種大粒度的重用技術(shù)在桌面軟件開發(fā)中得到了廣泛應(yīng)用，而在嵌入式開發(fā)領(lǐng)域，目前還沒有一套完整的標(biāo)準(zhǔn)框架可供使本文以通信領(lǐng)域的嵌入式軟件開發(fā)為例，介紹使用C++語言，在ARM平臺(tái)Nucleus plus操作系統(tǒng)下實(shí)現(xiàn)嵌入式開發(fā)框架EFC的方法和應(yīng)用實(shí)例。
標(biāo)簽： 軟件開發(fā)
上傳時(shí)間： 2013-12-22
上傳用戶：chens000
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
