日本久久久a级免费,欧美日韩国产一级片,97人澡人人添人人爽欧美

mb

mb是英文“mbyte”的簡寫，是計算機中的一種儲存單位，讀作“兆”。

超寬帶脈沖與mb-OFDM物理層的FPGA實現

現代通信系統對帶寬和數據速率的要求越來越高，超寬帶(ultra-wideband，UWB)通信以其傳輸速率高、空間容量大、成本低、功耗低的優點，成為解決企業、家庭、公共場所等高速因特網接入的需求與越來越擁擠的頻率資源分配之間的矛盾的技術手段。論文主要圍繞兩方面展開分析：一是介紹用于UWB無載波脈沖調制及直接序列碼分多址調制(DS-CDMA)的新型脈沖，即Hermite正交脈沖，并且分析了這種構建UWB多元通信和多用戶通信的系統性能。二是分析了UWB的多帶頻分復用物理層提案(mbOA)的調制技術，并在FPGA上實現了調制模塊。正交Hermite脈沖集被提出用于UWB的M元雙正交調制系統，獲得高數據速率。調整脈沖的脈寬因子和中心頻率能使脈沖滿足FCC的頻譜要求。M元雙正交調制的接收機需要M/2個相關器，遠比M元正交調制所需的相關器數量少。誤碼率一定時，維數M的增加可獲得高的比特率和低的信噪比。雖然高階的Hermite脈沖易受抖動時延的影響，但當抖動時延范圍小于0.02ns時，其影響較為不明顯。本文認為1～8階的Hermite脈沖皆可用，可構成16元雙正交系統。正交Hermite脈沖集也可以構造UWB多用戶系統。各用戶的信息用不同的Hermite脈沖同時傳輸，其多用戶的誤比特率上限低于高斯單脈沖構成的PPM多用戶系統的誤比特率，所以其系統性能更優。正交Hermite脈沖還可以用于UWB的DS-CDMA調制，在8個脈沖可用的情況下，最多可容64個用戶同時通信。基于mbOA提出的UWB物理層協議，本文用Verilog硬件語言實現了調制與解調結構，并用Modelsim做了時序驗證。用Verilog編程實現的輸出數據與Matlab生成的UWB建模的輸出結果一致。為了達到UWBmb-OFDM系統的FFT處理器的要求，一個混和基多通道流水線的FFT算法結構被提出。其有效的實現方法也被提出。這種結構采用多通道以獲得高的數據吞吐量。此外，它用于存儲和復數乘法器的硬件損耗相比其他的FFT處理器是最少的。高基的FFT蝶算減少了復數乘法器的數量。在132MHz的工作頻率下，整個128點FFT變換在此結構模式下只需要242.4ns,滿足了mbOA的要求。

標簽： mb-OFDM FPGA 超寬帶脈沖

上傳時間： 2013-07-29

上傳用戶：TI初學者
機架式8路OTDR mb—V1.0器件焊接清單

清單

標簽： OTDR 1.0 8路器件

上傳時間： 2013-10-20

上傳用戶：taiyang250072
Adobe dreamweaver cs5 序列號注冊機

Adobe Dreamweaver cs5是個原本由Macromedia公司所開發的著名網站開發工具。它使用所見即所得的接口，亦有HTML編輯的功能。它現在有Mac和Windows系統的版本。 Adobe Dreamweaver CS5.5 　　軟件大小：405.29 mb 　　開發商：Adobe 　　軟件語言：英文版　　授權類型：共享(收費)軟件　　軟件類別：國外軟件/網頁制作　　運行環境：WinXP, Win7, WinVista, Win2003, Win2008 本工具可以生成Adobe Dreamweaver CS5 序列號。操作簡單 Adobe Dreamweaver CS5 序列號： 1192-1373-4229-3602-4261-7028 1192-1271-8732-4964-8936-9057 1192-1902-9988-9030-2732-9994 1192-1275-4297-5243-8062-4275 1192-1227-7168-1134-0587-7125 1192-1463-3837-3512-9321-1986 1192-1935-9343-7157-0941-8720 1192-1600-4072-1232-3922-2834 1192-1042-8149-7299-3858-7248 1192-1318-1858-8658-8680-9716

標簽： dreamweaver Adobe cs5 序列號

上傳時間： 2013-11-15

上傳用戶：541657925
基于單片機的MMC上文件系統實現

多媒體卡MMC(MultiMedia Card)是由美國SanDisk 公司和德國Simens 公司于1997 年共同開發推出的一種多功能存儲卡。內置控制電路，可以使用在手機、數碼相機、MP3、PDA 等多種數字設備上，可反復記錄30 萬次。現在市場上的主流容量有128 mb～2 GB。文中首先介紹單片機對SPI 協議下的MMC 卡的底層讀寫操作，然后分析MMC 卡文件系統的結構，最后詳細說明MMC 卡文件的創建、讀寫、刪除等操作。該方法可應用到與Window s 有交互的嵌入式系統中，便于文件的統一管理。

標簽： MMC 單片機文件系統

上傳時間： 2013-11-05

上傳用戶：lionlwy
基于AVR的SD卡數據導出接口設計

　　【摘要】通過對基于AVR 的SD 卡數據導出接口設計的描述，在系統總體結構思路基礎上，提出系統的硬　　件構成，詳細分析了軟件各部分的功能及實現。本設計在數據存儲和交換領域具有很好的應用前景。　　【關鍵詞】SD 卡嵌入式系統SPI FAT32 數據庫　　SD 卡存儲介質是一種新的大容量、非易失性外部存儲系　　統，它的出現提供了一個便宜的、結實的、卡片式的存儲媒介。　　SD 卡的容量從16 mb 到最高32 GB 不等。容量范圍如此之　　寬，可為眾多應用提供充足的外部存儲空間。　　SD 卡作為各種消費電子產品外部存儲的應用、開發技術　　己經非常成熟、廣泛。本設計嘗試在AVR 單片機上實現對SD 　　卡讀寫操作，進而實現對SD 卡上數據庫進行讀寫操作

標簽： AVR SD卡數據導出接口設計

上傳時間： 2013-11-13

上傳用戶：13925096126
基于單片機的存儲設備轉儲器

介紹一款單片機存儲設備轉儲器，以C8051F040為核心控制模塊，通過外接兩個CH375 U盤模塊、液晶顯示模塊及鍵盤模塊等實現兩個U盤之間數據的相互轉儲，很好地解決了U盤內容轉儲離不開電腦而帶來的不便以及容易感染病毒等弊端。C8051F040通過CH375 按照相應的USB協議與USB設備通訊，通過調用CH375提供的子程序庫來直接讀取U盤中的數據，實現了普通單片機與U盤的通訊，支持常用的12 mb/s 全速USB設備和1. 5 mb/s低速設備。該設計方案具有低成本、低功耗、操作簡單等特點，將會有廣闊的應用前景。

標簽： 單片機存儲設備轉儲器

上傳時間： 2013-12-17

上傳用戶：xzt
基于ISP1581的USB 數據采集系統的實現

具有PCI總線等接口形式的采集卡雖然傳輸速率高，但安裝麻煩,易受PC機插槽數量、地址、中斷資源的限制。為了解決以上問題，設計了基于ISP1581的高速USB接口的多通道數據采集系統，介紹了系統硬件組成以及軟件程序的開發過程。經驗證，系統最高傳輸速率可達60 mb/s。

標簽： 1581 ISP USB 數據采集系統

上傳時間： 2013-10-31

上傳用戶：ANRAN
arm指令集(1)

arm指令集(1) 　ARM跳轉指令可以從當前指令向前或向后的32mb地址空間跳轉。這類跳轉指令有以下4種。　　（1）B 跳4專指令　　B〔條件）（地址）　　B指令屬于ARM指令集，是最簡單的分支指令。一旦遇到一個B指令，ARM處理器將立即跳轉到給定的地址，從那里繼續執行。注意：存儲在分支指令中的實際值是相對當前R15的值的一個偏移量，而不是一個絕對地址。它的值由匯編器來計算，是24位有符號數，左移兩位后有符號擴展為32位，表示的有效偏移位為26位（＋／－ 32 mb）。　　（2）BL 帶返回的跳轉指令　　BI，〔條件）（地址）　　BL指令也屬于ARM指令集，是另一個分支指令。就在分支之前，在寄存器R14中裝載上R15的內容，因此可以重新裝載R14到R15中來返回到這個分支之后的那個指令處執行，它是子例程的一個基本但強力的實現。　　（3）BLX 帶返回和狀態切換的跳轉指令　　BLX ＜地址＞　　BLX指令有兩種格式，第1種格式的BLX指令記作BLX（1）。BLX（1）從ARM指令集跳轉到指令中指定的目標地址，并將程序狀態切換到Thumb狀態，該指令同時將PC寄存器的內容復制到LR寄存器中。　　BLX（1）指令屬于無條件執行的指令。　　第2種格式的BLX指令記作BLX（2）。BLX（2）指令從ARM指令集跳轉到指令中指定的目標地址，目標地址的指令可以是ARM指令，也可以是Thumb指令。目標地址放在指令中的寄存器＜dest＞中，該地址的bit［0］值為0，目標地址處的指令類型由CPSR中的T位決定。該指令同時將PC寄存器的內容復制到LR寄存器中。　　（4）BX 帶狀態切換的跳轉指令　　BX（條件）（dest）　　BX指令跳轉到指令中指定的目標地址，目標地址處的指令可以是ARM指令，也可以是Thumb指令。目標地址值為指令的值和0xFl·FFFFFF做“與”操作的結果，目標地址處的指令類型由寄存器決定。

標簽： arm 指令集

上傳時間： 2014-12-27

上傳用戶：laomv123
基于FPGA的多通道HDLC通信系統設計與實現

為了滿足某測控平臺的設計要求，設計并實現了基于FPGA的六通道HDLC并行通信系統。該系統以FPGA為核心，包括FPGA、DSP、485轉換接口等部分。給出了系統的電路設計、關鍵模塊及軟件流程圖。測試結果表明，系統通訊速度為1 mb/s，并且工作穩定，目前該設計已經成功應用于某樣機中。

標簽： FPGA HDLC 多通道通信

上傳時間： 2013-11-25

上傳用戶：王成林。
基于RS485的數據通信協議的設計與實現

基于現場可編程門陣列（FPGA），設計了采用RS485標準的數據通信協議。其中，高速信號接收，采用同步485通信協議，高速接口包括時鐘和數據兩個信號，時鐘速率3.6864 MHz，利用同步時鐘上升沿檢測數據。低速信號接收采用異步485通信協議，波特率115.2 kbps，每字節1個起始位，8個數據位，1個截止位。針對高速數據接收時的情況，加入1 mb 容量的靜態存儲器SRAM作為緩存，保證接收數據的可靠性。

標簽： 485 RS 數據通信協議

上傳時間： 2013-10-10

上傳用戶：笨小孩