產(chǎn)品型號(hào)：VK2C21A/B/C/D 產(chǎn)品品牌：VINKA/永嘉微/永嘉微電 封裝形式：SOP28/24/20/16 裸片:DICE（邦定COB）/COG（邦定玻璃用） 產(chǎn)品年份：新年份 聯(lián) 系 人：許碩 原廠直銷，工程服務(wù)，技術(shù)支持，價(jià)格最具優(yōu)勢！QT446 VK2C21A/B/C/D概述： VK2C21是一個(gè)點(diǎn)陣式存儲(chǔ)映射的LCD驅(qū)動(dòng)器，可支持最大80點(diǎn)（20SEGx4COM）或者最大128點(diǎn)（16SEGx8COM）的LCD屏。單片機(jī)可通過I2C接口配置顯示參數(shù)和讀寫顯示數(shù)據(jù)，也可通過指令進(jìn)入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產(chǎn)品。 特點(diǎn)： ★ 工作電壓 2.4-5.5V ★ 內(nèi)置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內(nèi)置顯示RAM為20x4位、16x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關(guān)顯示和關(guān)振蕩器進(jìn)入）
標(biāo)簽： VK2C 21 LCD 應(yīng)用于 抗干擾 環(huán)境 液晶驅(qū)動(dòng)
上傳時(shí)間： 2022-06-07
上傳用戶：2937735731
j1939 附錄a附錄b
標(biāo)簽： j1939
上傳時(shí)間： 2022-06-09
上傳用戶：
產(chǎn)品型號(hào)：VK2C21A/B/C/D 產(chǎn)品品牌：VINKA/永嘉微/永嘉微電 封裝形式：SOP28/24/20/16 裸片:DICE（邦定COB）/COG（邦定玻璃用） 產(chǎn)品年份：新年份 聯(lián) 系 人：許碩 Q Q：191 888 5898 聯(lián)系手機(jī)：18898582398（信） 原廠直銷，工程服務(wù)，技術(shù)支持，價(jià)格最具優(yōu)勢！QT459 VK2C21A/B/C/D概述： VK2C21是一個(gè)點(diǎn)陣式存儲(chǔ)映射的LCD驅(qū)動(dòng)器，可支持最大80點(diǎn)（20SEGx4COM）或者最大128點(diǎn)（16SEGx8COM）的LCD屏。單片機(jī)可通過I2C接口配置顯示參數(shù)和讀寫顯示數(shù)據(jù)，也可通過指令進(jìn)入省電模式。其高抗干擾，低功耗的特性適用于水電氣表以及工控儀表類產(chǎn)品。 特點(diǎn)： ★ 工作電壓 2.4-5.5V ★ 內(nèi)置32 kHz RC振蕩器 ★ 偏置電壓（BIAS）可配置為1/3、1/4 ★ COM周期（DUTY）可配置為1/4、1/8 ★ 內(nèi)置顯示RAM為20x4位、16x8位 ★ 幀頻可配置為80Hz、160Hz ★ 省電模式（通過關(guān)顯示和關(guān)振蕩器進(jìn)入）
標(biāo)簽： VK2C21 VK2C21A VK2C21B VK2C21C VK2C21D LCD抗干擾段碼屏驅(qū)動(dòng) 段碼屏驅(qū)動(dòng)抗干擾
上傳時(shí)間： 2022-06-09
上傳用戶：2937735731
描述了NTC使用B值計(jì)算出實(shí)際溫度與輸出的電壓之間的關(guān)系。
標(biāo)簽： ntc計(jì)算
上傳時(shí)間： 2022-06-15
上傳用戶：
BC20-TE-B NB-Iot 評(píng)估板評(píng)估板原廠原理圖V1.2。完整對應(yīng)實(shí)物裝置。
上傳時(shí)間： 2022-06-17
上傳用戶：
ASR M08-B設(shè)置軟件 V3.2 arduino 2560+ASRM08-B測試程序 arduino UNO+ASRM08-B測試程序語音控制臺(tái)燈電路圖及C51源碼(不帶校驗(yàn)碼) 繼電器模塊設(shè)置。 ASR M08-B是一款語音識(shí)別模塊。首先對模塊添加一些關(guān)鍵字，對著該模塊說出關(guān)鍵字，串口會(huì)返回三位的數(shù)，如果是返回特定的三位數(shù)字，還會(huì)引起ASR M08-B的相關(guān)引腳電平的變化。【測試】①打開“ASR M08-B設(shè)置軟件 V3.2.exe”。②選擇“串口號(hào)”、“打開串口”、點(diǎn)選“十六進(jìn)制顯示”。③將USB轉(zhuǎn)串口模塊連接到語音識(shí)別模塊上。接線方法如下：語音模塊TXD --> USB模塊RXD語音模塊RXD --> USB模塊TXD語音模塊GND --> USB模塊GND語音模塊3V3 --> USB模塊3V3（此端為3.3V電源供電端。）④將模塊的開關(guān)撥到“A”端，最好再按一次上面的大按鈕（按一次即可，為了確保模塊工作在正確的模式）。⑤對著模塊說“開燈”、“關(guān)燈”模塊會(huì)返回“0B”、“0A”，表示正常(注意：0B對應(yīng)返回值010，0B對應(yīng)返回值010，返回是16進(jìn)制顯示的嘛，設(shè)置的時(shí)候是10進(jìn)制設(shè)置的)。
標(biāo)簽： ASR M08-B
上傳時(shí)間： 2022-07-06
上傳用戶：aben
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
概述MCS-51單片機(jī)引入國內(nèi)高等教學(xué)已達(dá)10年之久，隨著半導(dǎo)體技術(shù)的迅猛發(fā)展，經(jīng)典的MCS-51單片機(jī)已不能適應(yīng)當(dāng)前的教學(xué)需要。全球領(lǐng)先的C8051F單片機(jī)覆蓋了嵌入式系統(tǒng)的主要技術(shù)內(nèi)容，且與51單片機(jī)相兼容，是MCS－51單片機(jī)的升級(jí)換代產(chǎn)品。且目前發(fā)展勢頭強(qiáng)勁，其必將成為單片機(jī)教學(xué)的新方向。SILABS公司MCU產(chǎn)品中國區(qū)代理--新華龍電子有限公司適時(shí)的設(shè)計(jì)、開發(fā)了貼近當(dāng)前高校教學(xué)的C8051F單片機(jī)教學(xué)實(shí)驗(yàn)機(jī)（NCD-CIP51F020-B）。
標(biāo)簽： C8051F 單片機(jī) 教學(xué)實(shí)驗(yàn)
上傳時(shí)間： 2013-11-07
上傳用戶：lvzhr
HT48E MCU系列1K位EEPROM 本文以HT48E06 為例子，但程序可適用于HOLTEK HT48E06、HT48E10、HT48E30 等，含有1K 位EEPROM Data Memory 的MCU。
上傳時(shí)間： 2014-12-27
上傳用戶：lalaruby
keil 使用筆記:在Memory窗口上輸入address_type:address才能看到正確地址的變量debug～perfermance analyzer加入要察看的模塊名稱，然后view～perfermance analyzer window 可以察看各個(gè)模塊運(yùn)行時(shí)間①Display address_type:address B:Bit address C:Code Memory Bx:Code Bank D D：80H 命令可以查看特殊寄存器 data D I：0 命令可以查看內(nèi)部RAM數(shù)據(jù)iData； D X：0 命令可以查看外部RAM數(shù)據(jù)xData； ②R1 //顯示R1 register ~R1 //顯示變量R1 R1 = R7 //對寄存器Rx操作R1 = --R7 R1 = 0x20 ③main //顯示main()的開始地址d main //顯示main()的代碼④向RAM.ROM中寫數(shù)據(jù)Enter data_type address_type:address expr,expr.... data_type:int char double float long E char data:0x20 1,2,3,4 //向data區(qū)0x20開始的地址寫1,2,3,4 變量放在RAM的30H，要把定義放在main前面!另外特別注意，內(nèi)部RAM通常供C程序存放中間變量等，所以一定要看看編譯后的程序中是否存在存儲(chǔ)單元沖突的情況，比如如果程序中 使用了別的寄存器組的話，08-1FH單元就不能用了unsigned long data i _at_ 0x30
上傳時(shí)間： 2013-11-05
上傳用戶：dongqiangqiang
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
